公开(公告)号：US07404065B2

公开(公告)日：2008-07-22

申请号：US11315964

申请日：2005-12-21

申请人： Stephan Jourdan ,  Per Hammarlund ,  Michael Fetterman ,  Michael P. Cornaby ,  Glenn Hinton ,  Avinash Sodani

发明人： Stephan Jourdan ,  Per Hammarlund ,  Michael Fetterman ,  Michael P. Cornaby ,  Glenn Hinton ,  Avinash Sodani

IPC分类号： G06F15/00 ,  G06F15/76 ,  G06F9/45

CPC分类号： G06F9/345 ,  G06F9/3017 ,  G06F9/325 ,  G06F9/3455 ,  G06F9/3844

摘要： In one embodiment, a method for flow optimization and prediction for vector streaming single instruction, multiple data (SIMD) extension (VSSE) memory operations is disclosed. The method comprises generating an optimized micro-operation (μop) flow for an instruction to operate on a vector if the instruction is predicted to be unmasked and unit-stride, the instruction to access elements in memory, and accessing via the optimized μop flow two or more of the elements at the same time without determining masks of the two or more elements. Other embodiments are also described.

摘要翻译： 在一个实施例中，公开了用于向量流单个指令，多数据（SIMD）扩展（VSSE）存储器操作的流优化和预测的方法。 该方法包括：如果预测指令是未屏蔽和单步的，则生成用于对矢量进行操作的指令的优化的微操作（muop）流程，访问存储器中的元件的指令以及经由优化的muop流2访问 或更多的元素，而不确定两个或更多个元件的掩模。 还描述了其它实施例。

公开(公告)号：US07321963B2

公开(公告)日：2008-01-22

申请号：US10773848

申请日：2004-02-05

申请人： Alan B. Kyker ,  Per Hammarlund ,  Chan Lee ,  Robert F. Krick ,  Hitesh Ahuja ,  William Alexander ,  Joseph Rohlman

发明人： Alan B. Kyker ,  Per Hammarlund ,  Chan Lee ,  Robert F. Krick ,  Hitesh Ahuja ,  William Alexander ,  Joseph Rohlman

IPC分类号： G06F9/318 ,  G06F9/28

CPC分类号： G06F9/30178 ,  G06F9/30156 ,  G06F9/3016 ,  G06F9/30167

摘要： An article comprising an instruction stored on a storage medium. The instruction includes opcode field storing an opcode signal and an operand field storing an operand signal. The operand is compressed prior to being stored in the operand field.

公开(公告)号：US20070300049A1

公开(公告)日：2007-12-27

申请号：US11477074

申请日：2006-06-27

申请人： Avinash Sodani ,  Stephan Jourdan ,  Alexandre Farcy ,  Per Hammarlund

发明人： Avinash Sodani ,  Stephan Jourdan ,  Alexandre Farcy ,  Per Hammarlund

IPC分类号： G06F9/44

CPC分类号： G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3017 ,  G06F9/45504

摘要： A technique to perform three-source instructions. At least one embodiment of the invention relates to converting a three-source instruction into at least two instructions identifying no more than two source values.

摘要翻译： 一种执行三源指令的技术。 本发明的至少一个实施例涉及将三源指令转换成标识不超过两个源值的至少两个指令。

公开(公告)号：US20070157006A1

公开(公告)日：2007-07-05

申请号：US11322768

申请日：2005-12-30

申请人： Stephan Jourdan ,  Avinash Sodani ,  Alexandre Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark Davis

发明人： Stephan Jourdan ,  Avinash Sodani ,  Alexandre Farcy ,  Per Hammarlund ,  Sebastien Hily ,  Mark Davis

IPC分类号： G06F9/30

CPC分类号： G06F9/3836 ,  G06F9/30101 ,  G06F9/3012 ,  G06F9/3828 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3844 ,  G06F9/3855 ,  G06F9/3857 ,  G06F9/3885 ,  G06F9/3891

摘要： Microarchitecture policies and structures partition execution resource clusters. In disclosed microarchitecture embodiments, micro-operations representing a sequential instruction ordering are partitioned into a two sets. To one set of micro-operations execution resources are allocated from a cluster of execution resources that can perform memory access operations but not branching operations. To the other set of micro-operations execution resources are allocated from a cluster of execution resources that can perform branching operations but not memory access operations. The first and second sets of micro-operations may be executed out of sequential order but are retired to represent their sequential instruction ordering.

摘要翻译： 微架构策略和结构分区执行资源集群。 在公开的微架构实施例中，表示顺序指令排序的微操作被划分成两组。 对于一组微操作执行资源从可执行存储器访问操作而不是分支操作的执行资源集群分配。 对另一组微操作执行资源从可执行分支操作而不是存储器访问操作的执行资源集群分配。 第一组和第二组微操作可以按顺序执行，但是退休以表示其顺序指令排序。

公开(公告)号：US07149883B1

公开(公告)日：2006-12-12

申请号：US09539734

申请日：2000-03-30

申请人： Per Hammarlund ,  Robert Krick

发明人： Per Hammarlund ,  Robert Krick

IPC分类号： G06F9/00

CPC分类号： G06F9/382 ,  G06F9/3017 ,  G06F9/3802 ,  G06F9/3808 ,  G06F9/3814 ,  G06F9/3851

摘要： A buffer mechanism for buffering microinstructions between a trace cache and an allocator performs a compacting operation by overwriting entries within a queue, known not to store valid instructions or data, with valid instructions or data. Following a write operation to a queue included within the buffer mechanism, pointer logic determines whether the entries to which instructions or data have been written include the valid data or instructions. If an entry is shown to be invalid, the write pointer is not advanced past the relevant entry. In this way, an immediately following write operation will overwrite the invalid data or instruction with data or instruction. The overwriting instruction or data will again be subject to scrutiny (e.g., a qualitative determination) to determine whether it is valid or invalid, and will only be retained within the queue if valid.

摘要翻译： 用于缓冲跟踪高速缓存和分配器之间的微指令的缓冲机制通过覆盖队列中已知不存储有效指令或数据的条目与有效指令或数据来执行压缩操作。 在对缓冲机制中包括的队列进行写入操作之后，指针逻辑确定是否写入了指令或数据的条目包括有效的数据或指令。 如果一个条目显示为无效，则写入指针不会超过相关条目。 以这种方式，紧随其后的写操作将用数据或指令覆盖无效数据或指令。 覆盖指令或数据将再次受到审查（例如，定性确定），以确定其是有效还是无效，并且只有在有效时才会保留在队列中。

公开(公告)号：US07085889B2

公开(公告)日：2006-08-01

申请号：US10104815

申请日：2002-03-22

申请人： Per Hammarlund ,  Aravindh Baktha ,  Michael D Upton ,  Venkat K. S. Venkatraman

发明人： Per Hammarlund ,  Aravindh Baktha ,  Michael D Upton ,  Venkat K. S. Venkatraman

IPC分类号： G06F12/00

CPC分类号： G06F12/0842

摘要： A context identifier is used in a cache memory apparatus. The context identifier may be written into the tag of a cache line or may be written as an addition to the tag of a cache line, during cache write operation. During a cache read operation, the context identifier of as issued instruction may be compared with the context identifier in the cache line's tag. The cache line's data block may be transferred if the context identifiers and the tags match.

公开(公告)号：US06952764B2

公开(公告)日：2005-10-04

申请号：US10039588

申请日：2001-12-31

申请人： David J. Sager ,  Stephan Jourdan ,  Per Hammarlund

发明人： David J. Sager ,  Stephan Jourdan ,  Per Hammarlund

IPC分类号： G06F9/30 ,  G06F9/38 ,  G06F9/40 ,  G06F15/00

CPC分类号： G06F9/3861 ,  G06F9/3836 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3857

摘要： A method for stopping replay tornadoes in a processor. The method of one embodiment comprises scheduling an instruction for execution speculatively. A determination is made whether the instruction executed correctly. The instruction is routed to a replay mechanism if the instruction did not execute correctly. A determination is made whether a replay tornado exists. The instruction is routed for re-execution if the instruction executed incorrectly and no replay tornado exists. Breaking the replay tornado if the replay tornado exists. Replay safe instructions in the pipeline are retired. Non-replay safe instructions in the pipeline are marked for re-execution. The non-replay safe instructions are rescheduled for re-execution.

摘要翻译： 一种停止在处理器中重播龙卷风的方法。 一个实施例的方法包括调查用于执行的指令。 确定指令是否正确执行。 如果指令执行不正确，指令将被路由到重播机制。 确定重播龙卷风是否存在。 如果指令执行不正确并且没有重播龙卷风存在，则该指令被路由以重新执行。 如果重播龙卷风存在，打破重播龙卷风。 回收管道中的安全说明已经退役。 管道中的非重放安全指示被标记为重新执行。 重新安排非重放安全指令以重新执行。

公开(公告)号：US20050149912A1

公开(公告)日：2005-07-07

申请号：US10748284

申请日：2003-12-29

申请人： Alexandre Farcy ,  Stephan Jourdan ,  Avinash Sodani ,  Per Hammarlund

发明人： Alexandre Farcy ,  Stephan Jourdan ,  Avinash Sodani ,  Per Hammarlund

IPC分类号： G06F9/38 ,  G06F9/44

CPC分类号： G06F9/3808 ,  G06F8/443

摘要： A system and method for optimizing a series of traces to be executed by a processing core is disclosed. The lines of a trace are sent to an optimizer each time they are sent to a processing core to be executed. Runtime information may be collected on a line of a trace each time that trace is executed by a processing core. The runtime information may be used by the optimizer to better optimize the micro-operations of the lines of the trace. The optimizer optimizes a trace each time the trace is executed to improve the efficiency of future iterations of the trace. Most of the optimizations result in a reduction of the number of μops within the trace. The optimizer may optimize two or more lines at a time in order to find more opportunities to remove μops and shorten the trace. The two lines may be alternately offset so that each line has the maximum allowed number of micro-operations.

摘要翻译： 公开了一种用于优化要由处理核执行的一系列迹线的系统和方法。 每次将跟踪的行发送到执行处理核心时，都将其发送到优化器。 每次由处理核心执行跟踪时，运行时信息可以在跟踪线上收集。 优化器可以使用运行时信息来更好地优化跟踪线的微操作。 优化器每次执行跟踪时优化跟踪，以提高跟踪的未来迭代的效率。 大多数优化导致跟踪中的muops数量减少。 优化器可以一次优化两行或更多行，以便找到更多机会删除muops并缩短跟踪。 两条线可以交替地偏移，使得每条线具有允许的最大微操作数。

公开(公告)号：US20050149689A1

公开(公告)日：2005-07-07

申请号：US10749272

申请日：2003-12-30

申请人： Avinash Sodani ,  Per Hammarlund ,  Stephan Jourdan

发明人： Avinash Sodani ,  Per Hammarlund ,  Stephan Jourdan

IPC分类号： G06F9/38 ,  G06F15/00

CPC分类号： G06F9/3836 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3861

摘要： A method and apparatus for enabling an adaptive replay loop in a processor. More particularly, the present invention relates to allowing instructions in the replay loop to change its relative position, thereby decreasing the latency for execution of instructions, resolving dynamic resource conflicts, and also increasing the overall efficiency of the processor.

摘要翻译： 一种用于在处理器中实现自适应重放循环的方法和装置。 更具体地，本发明涉及允许重放循环中的指令改变其相对位置，从而减少执行指令的等待时间，解决动态资源冲突以及提高处理器的整体效率。

公开(公告)号：US20050138339A1

公开(公告)日：2005-06-23

申请号：US10743422

申请日：2003-12-23

申请人： Sebastien Hily ,  Per Hammarlund

发明人： Sebastien Hily ,  Per Hammarlund

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/3834

摘要： Embodiments of the present invention relate to a memory management scheme and apparatus that enables efficient memory renaming. The method includes computing a store address, writing the store address in a first storage, writing data associated with the store address to a memory, and de-allocating the store address from the first storage, allocating the store address in a second storage, predicting a load instruction to be memory renamed, computing a load store source index, computing a load address, disambiguating the memory renamed load instruction, and retiring the memory renamed load instruction, if the store instruction is still allocated in at least one of the first storage and the second storage and should have effectively provided to the load the full data. The method may also include re-executing the load instruction without memory renaming, if the store instruction is not in at the first storage or in the second storage.

摘要翻译： 本发明的实施例涉及一种能够实现高效存储器重命名的存储器管理方案和装置。 该方法包括计算存储地址，将存储地址写入第一存储器中，将与存储地址相关联的数据写入存储器，以及从第一存储器解除存储地址，在第二存储器中分配存储地址，预测存储地址 如果所述存储指令仍被分配在所述第一存储器中的至少一个中，则存储指令被重新命名为存储器重命名的加载指令，计算加载存储源索引，计算加载地址，消除所述存储器重命名的加载指令，以及退出所述存储器重命名加载指令， 并且第二个存储应该有效地提供给负载的完整数据。 如果存储指令不在第一存储器或第二存储器中，则该方法还可以包括重新执行加载指令而不进行存储器重命名。