公开(公告)号：US07099195B2

公开(公告)日：2006-08-29

申请号：US11217813

申请日：2005-09-01

申请人： Andrei Mihnea ,  Chun Chen

发明人： Andrei Mihnea ,  Chun Chen

IPC分类号： G11C11/34

CPC分类号： G11C16/16 ,  G11C16/08 ,  G11C16/14 ,  H01L27/115

摘要： Methods for neutralizing holes in tunnel oxides of floating-gate memory cells and devices using a decrease in magnitude of a source voltage of a first polarity to increase the magnitude of a control gate voltage of a second polarity.

摘要翻译： 使用第一极性的源极电压的幅度的减小来中和浮栅存储器单元的隧道氧化物中的空穴的方法，以增加第二极性的控制栅极电压的幅度。

公开(公告)号：US07068543B2

公开(公告)日：2006-06-27

申请号：US11217825

申请日：2005-09-01

申请人： Andrei Mihnea ,  Chun Chen

发明人： Andrei Mihnea ,  Chun Chen

IPC分类号： G11C16/04

CPC分类号： G11C16/16 ,  G11C16/08 ,  G11C16/14 ,  H01L27/115

摘要： Flash memory supporting methods for erasing memory cells using a decrease in magnitude of a source voltage of a first polarity to increase the magnitude of a control gate voltage of a second polarity during an erase period.

摘要翻译： 闪速存储器支持方法，用于使用第一极性的源极电压的幅度的减小来擦除存储器单元，以在擦除周期期间增加第二极性的控制栅极电压的幅度。

公开(公告)号：US07057932B2

公开(公告)日：2006-06-06

申请号：US11218855

申请日：2005-09-01

申请人： Andrei Mihnea ,  Chun Chen

发明人： Andrei Mihnea ,  Chun Chen

IPC分类号： G11C16/04

CPC分类号： G11C16/16 ,  G11C16/08 ,  G11C16/14 ,  H01L27/115

摘要： Flash memory supporting methods for erasing memory cells using a decrease in magnitude of a source voltage of a first polarity to increase the magnitude of a control gate voltage of a second polarity during an erase period.

公开(公告)号：US20060007750A1

公开(公告)日：2006-01-12

申请号：US11219020

申请日：2005-09-01

申请人： Andrei Mihnea ,  Chun Chen

发明人： Andrei Mihnea ,  Chun Chen

IPC分类号： G11C11/34

CPC分类号： G11C16/16 ,  G11C16/08 ,  G11C16/14 ,  H01L27/115

摘要： Flash memory supporting methods for erasing memory cells using a decrease in magnitude of a source voltage of a first polarity to increase the magnitude of a control gate voltage of a second polarity during an erase period.

公开(公告)号：US20060007749A1

公开(公告)日：2006-01-12

申请号：US11217952

申请日：2005-09-01

申请人： Andrei Mihnea ,  Chun Chen

发明人： Andrei Mihnea ,  Chun Chen

IPC分类号： G11C11/34

CPC分类号： G11C16/16 ,  G11C16/08 ,  G11C16/14 ,  H01L27/115

摘要： Methods for neutralizing holes in tunnel oxides of floating-gate memory cells and devices using a decrease in magnitude of a source voltage of a first polarity to increase the magnitude of a control gate voltage of a second polarity.

公开(公告)号：US20060007743A1

公开(公告)日：2006-01-12

申请号：US11217825

申请日：2005-09-01

申请人： Andrei Mihnea ,  Chun Chen

发明人： Andrei Mihnea ,  Chun Chen

IPC分类号： G11C11/34

CPC分类号： G11C16/16 ,  G11C16/08 ,  G11C16/14 ,  H01L27/115

摘要： Flash memory supporting methods for erasing memory cells using a decrease in magnitude of a source voltage of a first polarity to increase the magnitude of a control gate voltage of a second polarity during an erase period.

公开(公告)号：US06984547B2

公开(公告)日：2006-01-10

申请号：US10662074

申请日：2003-09-12

申请人： Chun Chen ,  Andrei Mihnea ,  Kirk Prall

发明人： Chun Chen ,  Andrei Mihnea ,  Kirk Prall

IPC分类号： H01L21/82

CPC分类号： H01L27/11519 ,  H01L27/115 ,  H01L27/11521

摘要： Floating-gate field-effect transistors or memory cells formed in isolated wells are useful in the fabrication of non-volatile memory arrays and devices. A column of such floating-gate memory cells are associated with a well containing the source/drain regions for each memory cell in the column. These wells are isolated from source/drain regions of other columns of the array. Fowler-Nordheim tunneling can be used to program and erase such floating-gate memory cells either on an individual basis or on a bulk or block basis.

摘要翻译： 在隔离阱中形成的浮栅场效应晶体管或存储单元在制造非易失性存储器阵列和器件中是有用的。 这种浮栅存储器单元的列与包含列中的每个存储器单元的源/漏区的阱相关联。 这些阱与阵列的其他列的源/漏区隔离。 可以使用Fowler-Nordheim隧道来编程和擦除这种浮动栅极存储器单元，无论是单独的还是以块或块为基础的。

公开(公告)号：US20050286313A1

公开(公告)日：2005-12-29

申请号：US11215963

申请日：2005-08-31

申请人： Andrei Mihnea ,  Chun Chen

发明人： Andrei Mihnea ,  Chun Chen

IPC分类号： G11C16/02 ,  G11C11/34 ,  G11C16/06 ,  G11C16/14 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC分类号： G11C16/16 ,  G11C16/08 ,  G11C16/14 ,  H01L27/115

摘要： Methods for erasing flash memory using a decrease in magnitude of a source voltage of a first polarity to increase the magnitude of a control gate voltage of a second polarity during an erase period.

公开(公告)号：US20050030794A1

公开(公告)日：2005-02-10

申请号：US10636181

申请日：2003-08-07

申请人： Andrei Mihnea ,  Chun Chen

发明人： Andrei Mihnea ,  Chun Chen

IPC分类号： G11C16/04 ,  G11C16/14 ,  G11C11/34

CPC分类号： G11C16/3404 ,  G11C16/0466 ,  G11C16/14 ,  G11C16/3409 ,  G11C16/344 ,  G11C16/345 ,  G11C2216/18

摘要： An operation to erase a nitride read only memory (NROM) memory block starts by erasing the memory block. An erase verify operation can then be performed to determine the success of the erase. If a read operation is performed and column current is detected, a high-efficiency recovery operation is performed. If the read operation is performed and column current is not detected, the erase operation has been successfully completed.

公开(公告)号：US06798694B2

公开(公告)日：2004-09-28

申请号：US10230927

申请日：2002-08-29

申请人： Andrei Mihnea ,  Vinod Lakhani

发明人： Andrei Mihnea ,  Vinod Lakhani

IPC分类号： G11C1604

CPC分类号： G11C16/3427 ,  G11C16/3418

摘要： For a multi-sectored flash memory array with bitlines spanning multiple erase blocks, a bias scheme for programming an address in any erase sector while minimizing drain voltage induced disturb to cells in unselected erase sectors sharing the same bitlines.

摘要翻译： 对于具有横跨多个擦除块的位线的多扇区闪速存储器阵列，用于对任何擦除扇区中的地址进行编程的偏置方案，同时最小化漏极电压对共享相同位线的未选择擦除扇区中的单元的干扰。