公开(公告)号：US5936959A

公开(公告)日：1999-08-10

申请号：US657835

申请日：1996-05-31

申请人： Alex Joffe

发明人： Alex Joffe

IPC分类号： H04Q3/00 ,  H04L12/56 ,  H04Q11/04

CPC分类号： H04L49/309 ,  H04L49/25 ,  H04L49/256 ,  H04L49/3009 ,  H04Q11/0478 ,  H04L49/201 ,  H04L49/552

摘要： In an ATM switch, an input port number, an input VPI and an input VCI are used to generate a header appended to the cell when the cell is transmitted. The input port number and the input VPI are combined to form a pointer to a look-up table (LUT). The LUT entry contains a first portion of a pointer to an Input Translation Table (ITT). An ITT entry provides sufficient information to generate the header. The LUT entry contains also some or all of the bits of a mask to be applied to the input VCI to obtain a second portion of the pointer to the ITT. The number of the mask bits is variable. All the mask bits are 1. The mask bits are separated from the first portion of the ITT pointer by a 0 bit.

摘要翻译： 在ATM交换机中，当发送小区时，使用输入端口号，输入VPI和输入VCI来生成附加到单元的标题。 输入端口号和输入VPI被组合以形成到查找表（LUT）的指针。 LUT条目包含指向输入转换表（ITT）的指针的第一部分。 ITT条目提供足够的信息来生成标题。 LUT条目还包含要应用于输入VCI的掩码的一些或全部比特以获得指向ITT的指针的第二部分。 掩码位的数量是可变的。 所有掩码位均为1.掩码位与ITT指针的第一部分分开一个0位。

公开(公告)号：US5901147A

公开(公告)日：1999-05-04

申请号：US706103

申请日：1996-08-30

申请人： Alexander Joffe

发明人： Alexander Joffe

IPC分类号： H04Q3/00 ,  H04L12/56 ,  H04Q11/04 ,  H04L12/28

CPC分类号： H04L12/5602 ,  H04Q11/0478 ,  H04L2012/5636 ,  H04L2012/5651 ,  H04L2012/5681

摘要： In an ATM switch, queue thresholds vary dynamically depending on switch congestion. All the queues are organized in one or more classes. The thresholds for each class depend inversely on the number of cells in all the queues of the class.

摘要翻译： 在ATM交换机中，队列阈值根据交换机拥塞而动态变化。 所有队列都组织在一个或多个类中。 每个类的阈值与该类的所有队列中的单元数量成反比。

公开(公告)号：US6041059A

公开(公告)日：2000-03-21

申请号：US845710

申请日：1997-04-25

申请人： Alexander Joffe ,  Ari Birger

发明人： Alexander Joffe ,  Ari Birger

IPC分类号： H04Q3/00 ,  H04L12/56 ,  H04Q11/04 ,  H04L12/28

CPC分类号： H04L12/5602 ,  H04Q11/0478 ,  H04L2012/5679

摘要： A method is provided for the implementation of a time-wheel ATM cell scheduler with very large number of queues that can precisely pace any assigned bandwidth described in [i,m] terms (i cells in m cell-times), as long as m/i>=[number of queues]. The method requires only a small, bounded amount of work per physical connection independent of the number of VCs.

摘要翻译： 提供了一种用于实现具有非常大数量队列的时间范围的ATM信元调度器的方法，其可以精确地调整[i，m]项中描述的任何分配带宽（m个单元中的i个信元），只要m / i> = [队列数]。 该方法只需要一个与物理连接相关的小量有限的工作量，而不管VC的数量。

公开(公告)号：US6021086A

公开(公告)日：2000-02-01

申请号：US133287

申请日：1998-08-12

申请人： Alexander Joffe

发明人： Alexander Joffe

IPC分类号： G06F12/00 ,  G06F12/06 ,  G06F13/16 ,  G06F15/167 ,  H04L12/44 ,  H04L12/56 ,  G11C11/401

CPC分类号： H04L12/5601 ,  G06F13/1647 ,  G06F13/1657 ,  G06F13/1663 ,  H04L49/103 ,  H04L49/108 ,  H04L49/1553 ,  H04L49/1576 ,  H04L49/3081 ,  H04L49/606 ,  H04L2012/5678 ,  H04L2012/5679 ,  H04L2012/5681 ,  H04L49/101 ,  H04L49/254 ,  H04L49/3018 ,  H04L49/351 ,  H04L49/40

摘要： A memory interface unit comprising a bus interface unit, a buffer which can store multiple data burst subsets in transit to or from a digital memory, and a switch which includes an externally accessible a master data path for the transfer data to or from the bus interface unit and which includes an externally accessible slave data path for the transfer of data to or from the buffer and which includes a direct data path for the transfer data between the bus interface unit and the buffet.

摘要翻译： 一种存储器接口单元，包括总线接口单元，可以存储在数字存储器中或从数字存储器传送数据的多个数据突发子集的缓冲器，以及包括用于向或从总线接口传输数据的外部可访问的主数据路径的开关 并且其包括用于向缓冲器传送数据或从缓冲器传送数据的外部可访问的从属数据路径，并且其包括用于总线接口单元和自助餐之间的传送数据的直接数据路径。

公开(公告)号：US5842025A

公开(公告)日：1998-11-24

申请号：US708140

申请日：1996-08-27

申请人： Alexander Joffe

发明人： Alexander Joffe

IPC分类号： G06F13/374 ,  G06F13/14

CPC分类号： G06F13/374

摘要： In the first period of time during arbitration, each unit requesting access to the bus examines two or more MSBs of its priority number, and indicates these bits by signals on the bus. Thus, the units are divided into groups based on two or more MSBs of the units' priority numbers; at the end of the first period of time, the bus identifies one of the groups which wins arbitration over the remaining groups. In a second period of time, the units of the winning group that request access to the bus examine the next bits of their priority numbers, and indicate these bits by signals on the bus. Thus, the units of the winning group are divided into subgroups based on the next bits of the priority numbers. At the end of the second period of time, the bus indicates the winning subgroup. Arbitration proceeds in this way until the winning unit is determined. The winning unit changes its priority to the lowest priority. All the units that had lower priority than the winning unit increase their priorities. Initial priority numbers are determined from the device numbers.

摘要翻译： 在仲裁期间的第一个时间段，请求访问总线的每个单元检查其优先级编号的两个或多个MSB，并通过总线上的信号来指示这些位。 因此，基于单位优先级数的两个或多个MSB，将单元划分成组; 在第一段时间结束时，公共汽车确定了其余组织之一的仲裁组织之一。 在第二个时间段内，请求访问总线的获胜组的单元检查其优先级数字的下一位，并通过总线上的信号指示这些位。 因此，基于优先级数字的下一位，获胜组的单位被划分成子组。 在第二段时间结束时，巴士显示获胜小组。 仲裁以这种方式进行，直到获胜单位确定。 获奖单位将其优先级更改为最低优先级。 所有优先级优于单位的单位增加优先次序。 初始优先级数字由设备编号确定。

公开(公告)号：US6128278A

公开(公告)日：2000-10-03

申请号：US706104

申请日：1996-08-30

申请人： Alexander Joffe ,  Ari Birger ,  Pravat Mishra

发明人： Alexander Joffe ,  Ari Birger ,  Pravat Mishra

IPC分类号： H04Q3/00 ,  H04L12/56 ,  H04L29/08 ,  H04Q11/04 ,  G01R31/08 ,  G06F11/00 ,  G08C15/00

CPC分类号： H04L12/5601 ,  H04L49/108 ,  H04Q11/0478 ,  H04L2012/564 ,  H04L2012/5652 ,  H04L2012/5681

摘要： In a network switch, data received on an input connection can be transmitted on one or more output connections. When the switch receives a command to remove an output connection, the switch queues a marker cell in a queue cells to be transmitted on the output connection. The switch removes the connection when the switch reaches the marker cell as the switch traverses the queue to transmit the cells. A separate queue is provided for each input connection. For each input connection, the switch maintains a linked list of data structures each of which identifies an output connection which is to transmit data received on the input connection but for which the corresponding queue does not have data ready to be transmitted. When the queue gets data ready to be transmitted on all the output connections in the linked list, these output connections are moved to another linked list maintained for output connections for which there is a queue having data ready to be transmitted. The switch mutliplexes two different input connections onto the same virtual output connection. This virtual output connection can be multiplexed with other connections on the same port or sub-port. The cells are transmitted on the virtual output connection in frames. The cells of each frame are transmitted without any intervening cells. Thus, in an ATM network different input connections can be multiplexed on the same virtual output connection using the AAL-5 protocol.

摘要翻译： 在网络交换机中，可以在一个或多个输出连接上传输在输入连接上接收的数据。 当交换机接收到删除输出连接的命令时，交换机会将要在输出连接上传输的队列单元中的标记单元进行排队。 当交换机通过队列传输单元时，交换机到达标记单元时，交换机将删除连接。 为每个输入连接提供单独的队列。 对于每个输入连接，交换机维护数据结构的链接列表，每个数据结构标识用于发送在输入连接上接收的数据的输出连接，但对应的队列不具有准备好发送的数据。 当队列获得准备好在链表中的所有输出连接上传输的数据时，这些输出连接将被移动到另一个维护的链接列表中，该连接列表具有可以传输数据的队列。 交换机将两个不同的输入连接复合到同一个虚拟输出连接上。 该虚拟输出连接可以与同一端口或子端口上的其他连接进行复用。 单元在帧中以虚拟输出连接传输。 每个帧的单元在没有任何中间单元的情况下传输。 因此，在ATM网络中，使用AAL-5协议可以在相同的虚拟输出连接上复用不同的输入连接。

公开(公告)号：US6014367A

公开(公告)日：2000-01-11

申请号：US843108

申请日：1997-04-25

申请人： Alexander Joffe

发明人： Alexander Joffe

IPC分类号： H04Q3/00 ,  H04L12/56 ,  H04Q11/04 ,  H04J3/02

CPC分类号： H04L12/5602 ,  H04Q11/0478 ,  H04L2012/5679

摘要： A method is provided for the implementation of a fair queuing ATM cell scheduler that can precisely pace virtual channel (VC) traffic by an assigned weight which defines the available bandwidth to be allocated to that VC. The method provides a minimum service rate to each virtual channel on a small, selected time scale, and requires only a small, bounded amount of work per physical connection, independent of the number of VCs.

摘要翻译： 提供了一种用于实现公平排队的ATM信元调度器的方法，其可以通过分配的权重来精确地加速虚拟信道（VC）业务，所述权重定义要分配给该VC的可用带宽。 该方法在小的，选定的时间尺度上为每个虚拟通道提供最低服务速率，并且每个物理连接仅需要小的有界量的工作量，而与VC的数量无关。

公开(公告)号：US5948078A

公开(公告)日：1999-09-07

申请号：US966074

申请日：1997-11-07

申请人： Alexander Joffe

发明人： Alexander Joffe

IPC分类号： G06F13/374 ,  G06F13/00 ,  G06F13/10

CPC分类号： G06F13/374

摘要： Different units of a system are identified by their device numbers. The device numbers are set during initialization as follows. Each unit has a pin connected to a unique line of the data bus. During initialization, a control unit drives the device number of each unit onto the corresponding line of the data bus. Arbitration cycles proceed in parallel with bus cycles. The above arbitration techniques are suitable to control access to shared resources other than a shared bus.

摘要翻译： 系统的不同单元由其设备编号标识。 初始化期间设备编号如下。 每个单元都有一个引脚连接到数据总线的唯一行。 在初始化期间，控制单元将每个单元的设备号驱动到数据总线的相应行上。 仲裁周期与总线周期并行。 上述仲裁技术适用于控制对共享总线以外的共享资源的访问。

公开(公告)号：US5910928A

公开(公告)日：1999-06-08

申请号：US998586

申请日：1997-12-29

申请人： Alexander Joffe

发明人： Alexander Joffe

IPC分类号： G06F12/00 ,  G06F12/06 ,  G06F13/16 ,  G06F15/167 ,  H04L12/44 ,  H04L12/56 ,  G11C11/401

CPC分类号： H04L12/5601 ,  G06F13/1647 ,  G06F13/1657 ,  G06F13/1663 ,  H04L49/103 ,  H04L49/108 ,  H04L49/1553 ,  H04L49/1576 ,  H04L49/3081 ,  H04L49/606 ,  H04L2012/5678 ,  H04L2012/5679 ,  H04L2012/5681 ,  H04L49/101 ,  H04L49/254 ,  H04L49/3018 ,  H04L49/351 ,  H04L49/40

摘要： A memory interface unit comprising a bus interface unit, a buffer which can store multiple data burst subsets in transit to or from a digital memory, and a switch which includes an externally accessible master data path for the transfer data to or from the bus interface unit and which includes an externally accessible slave data path for the transfer of data to or from the buffer and which includes a direct data path for the transfer data between the bus interface unit and the buffer.

摘要翻译： 一种存储器接口单元，包括总线接口单元，可以存储在数字存储器中或从数字存储器传送数据的多个数据突发子集的缓冲器，以及包括用于向总线接口单元传送数据或从总线接口单元传送数据的外部可访问的主数据路径的开关 并且其包括用于向缓冲器传送数据或从缓冲器传送数据的外部可访问的从属数据路径，并且其包括用于总线接口单元和缓冲器之间的传送数据的直接数据路径。

公开(公告)号：US5732041A

公开(公告)日：1998-03-24

申请号：US512613

申请日：1995-08-07

申请人： Alexander Joffe

发明人： Alexander Joffe

IPC分类号： G06F12/00 ,  G06F12/06 ,  G06F13/16 ,  G06F15/167 ,  H04L12/44 ,  H04L12/56 ,  G11C11/401

CPC分类号： H04L12/5601 ,  G06F13/1647 ,  G06F13/1657 ,  G06F13/1663 ,  H04L49/103 ,  H04L49/108 ,  H04L49/1553 ,  H04L49/1576 ,  H04L49/3081 ,  H04L49/606 ,  H04L2012/5678 ,  H04L2012/5679 ,  H04L2012/5681 ,  H04L49/101 ,  H04L49/254 ,  H04L49/3018 ,  H04L49/351 ,  H04L49/40

摘要： A memory interface unit comprising a bus interface unit, a buffer which can store multiple data burst subsets in transit to or from a digital memory, and a switch which includes an externally accessible a master data path for the transfer data to or from the bus interface unit and which includes an externally accessible slave data path for the transfer of data to or from the buffer and which includes a direct data path for the transfer data between the bus interface unit and the buffer.

摘要翻译： 一种存储器接口单元，包括总线接口单元，可以存储在数字存储器中或从数字存储器传送数据的多个数据突发子集的缓冲器，以及包括用于向或从总线接口传输数据的外部可访问的主数据路径的开关 并且其包括用于向缓冲器传送数据或从缓冲器传送数据的外部可访问的从属数据路径，并且其包括用于总线接口单元和缓冲器之间的传送数据的直接数据路径。