公开(公告)号：US08420408B2

公开(公告)日：2013-04-16

申请号：US13187782

申请日：2011-07-21

申请人： Min Suk Lee ,  Byung Gu Gyun ,  Bo Kyoung Jung ,  Chang Hyup Shin

发明人： Min Suk Lee ,  Byung Gu Gyun ,  Bo Kyoung Jung ,  Chang Hyup Shin

IPC分类号： H01L43/08

CPC分类号： H01L29/82 ,  G11C11/161 ,  H01L43/12

摘要： A method for manufacturing a semiconductor memory device includes sequentially depositing a bottom electrode layer, a magnetic tunnel junction (MTJ) layer, a first top electrode layer, a second top electrode layer and a mask layer, etching the mask layer and forming a mask pattern, etching the second top electrode layer and the first top electrode layer by using the mask pattern as an etch barrier, etching the MTJ layer by using the mask layer and the second top electrode layer as an etch barrier, and etching the bottom electrode layer by using the first top electrode layer as an etch barrier.

摘要翻译： 一种半导体存储器件的制造方法，包括依次沉积底部电极层，磁性隧道结（MTJ）层，第一顶部电极层，第二顶部电极层和掩模层，蚀刻掩模层并形成掩模图案 通过使用掩模图案作为蚀刻阻挡层蚀刻第二顶部电极层和第一顶部电极层，通过使用掩模层和第二顶部电极层作为蚀刻阻挡层来蚀刻MTJ层，并且通过 使用第一顶部电极层作为蚀刻阻挡层。

公开(公告)号：US20120018826A1

公开(公告)日：2012-01-26

申请号：US13187782

申请日：2011-07-21

申请人： Min Suk LEE ,  Byung Gu Gyun ,  Bo Kyoung Jung ,  Chang Hyup Shin

发明人： Min Suk LEE ,  Byung Gu Gyun ,  Bo Kyoung Jung ,  Chang Hyup Shin

IPC分类号： H01L29/82 ,  H01L21/02

CPC分类号： H01L29/82 ,  G11C11/161 ,  H01L43/12

摘要： A method for manufacturing a semiconductor memory device includes sequentially depositing a bottom electrode layer, a magnetic tunnel junction (MTJ) layer, a first top electrode layer, a second top electrode layer and a mask layer, etching the mask layer and forming a mask pattern, etching the second top electrode layer and the first top electrode layer by using the mask pattern as an etch barrier, etching the MTJ layer by using the mask layer and the second top electrode layer as an etch barrier, and etching the bottom electrode layer by using the first top electrode layer as an etch barrier.

摘要翻译： 一种半导体存储器件的制造方法，包括依次沉积底部电极层，磁性隧道结（MTJ）层，第一顶部电极层，第二顶部电极层和掩模层，蚀刻掩模层并形成掩模图案 通过使用掩模图案作为蚀刻阻挡层蚀刻第二顶部电极层和第一顶部电极层，通过使用掩模层和第二顶部电极层作为蚀刻阻挡层来蚀刻MTJ层，并且通过 使用第一顶部电极层作为蚀刻阻挡层。

公开(公告)号：US20160087004A1

公开(公告)日：2016-03-24

申请号：US14635920

申请日：2015-03-02

申请人： Yasuyuki SONODA ,  Min Suk LEE ,  Ji Hwan HWANG ,  Chang Hyup SHIN ,  Masatoshi YOSHIKAWA

发明人： Yasuyuki SONODA ,  Min Suk LEE ,  Ji Hwan HWANG ,  Chang Hyup SHIN ,  Masatoshi YOSHIKAWA

IPC分类号： H01L27/22 ,  G11C11/16 ,  H01L43/12 ,  H01L43/02 ,  H01L43/08

CPC分类号： H01L27/228 ,  G11C11/161 ,  H01L43/08 ,  H01L43/12

摘要： According to one embodiment, a magnetic memory includes a magnetic element, and a metal layer stacked on the magnetic element. H/D>1.47 is satisfied, where H denotes a sum of thicknesses of the magnetic element and the metal layer in a first direction in which the magnetic element and the metal layer are stacked, and D denotes a width of the magnetic element in a second direction perpendicular to the first direction.

摘要翻译： 根据一个实施例，磁存储器包括磁性元件和堆叠在磁性元件上的金属层。 H / D> 1.47，其中H表示在磁性元件和金属层堆叠的第一方向上的磁性元件和金属层的厚度之和，D表示磁性元件和金属层的宽度 第二方向垂直于第一方向。