公开(公告)号：US06175561B1

公开(公告)日：2001-01-16

申请号：US09368267

申请日：1999-08-03

申请人： Brian D. Storm ,  Christopher P. La Rosa

发明人： Brian D. Storm ,  Christopher P. La Rosa

IPC分类号： H04J1300

CPC分类号： H04B1/70752 ,  H04B1/70756 ,  H04B1/7077 ,  H04B1/7117 ,  H04B2201/70701 ,  H04B2201/70702 ,  H04B2201/70703 ,  H04B2201/70709

摘要： A searcher receiver (114) includes a sample buffer (202) which stores signal samples loaded using a real time clock. A real time linear sequence generator (RT LSG) (206) stores an initial state and is clocked using the real time clock. The contents of the RT LSG are loaded into a non-real time linear sequence generator (NRT LSG) (208) when sample processing begins Samples are correlated using a non-real time clock to allow signal processing to be uncoupled from the chip rate. The analog front end (108) may be powered down or tuned to another frequency during non-real time processing.

摘要翻译： 搜索器接收器（114）包括采样缓冲器（202），其存储使用实时时钟加载的信号样本。 实时线性序列发生器（RT LSG）（206）存储初始状态，并使用实时时钟计时。 当样本处理开始时，RT LSG的内容被加载到非实时线性序列发生器（NRT LSG）（208）中。使用非实时时钟将样本相关，以使信号处理与码片速率脱离。 在非实时处理期间，模拟前端（108）可以掉电或调谐到另一频率。

公开(公告)号：US5490177A

公开(公告)日：1996-02-06

申请号：US216751

申请日：1994-03-23

申请人： Christopher P. La Rosa ,  Michael J. Carney

发明人： Christopher P. La Rosa ,  Michael J. Carney

IPC分类号： H04L1/24 ,  H04L27/22

CPC分类号： H04L27/22 ,  H04L1/24

摘要： A unique method and apparatus determines signal quality and/or bit reliability information for a plurality of phase modulated information symbols. This is accomplished by first detecting the phase of the received phase modulated signal (201). The resulting phase estimate is then compared against the nearest expected phase value to form a phase error signal (202). The phase error signal is then mapped into a symbol quality estimate (205/206), which is then averaged over multiple symbol intervals to form a signal quality indicator (207). Finally, bit reliability information is generated by weighting the in-phase (I) and quadrature (Q) components of the phase estimate by the derived signal quality indicator (209). With such a method and apparatus, signal quality and/or bit reliability information can be determined without the need for signal amplitude information.

摘要翻译： 独特的方法和装置确定多个相位调制信息符号的信号质量和/或比特可靠性信息。 这是通过首先检测接收到的相位调制信号（201）的相位来实现的。 然后将所得相位估计与最近的预期相位值进行比较以形成相位误差信号（202）。 然后将相位误差信号映射到符号质量估计（205/206）中，然后在多个符号间隔上进行平均以形成信号质量指示符（207）。 最后，通过由导出的信号质量指示符（209）对相位估计的同相（I）和正交（Q）分量进行加权来生成比特可靠性信息。 利用这种方法和装置，可以确定信号质量和/或比特可靠性信息，而不需要信号幅度信息。

公开(公告)号：US06724738B1

公开(公告)日：2004-04-20

申请号：US09648963

申请日：2000-08-25

申请人： Brian D. Storm ,  Christopher P. La Rosa

发明人： Brian D. Storm ,  Christopher P. La Rosa

IPC分类号： H04B7216

CPC分类号： H04B1/70752 ,  H04B1/70756 ,  H04B1/7077 ,  H04B1/7117 ,  H04B2201/70701 ,  H04B2201/70702 ,  H04B2201/70703 ,  H04B2201/70709

摘要： A searcher receiver (114) includes a sample buffer (202) which stores signal samples loaded using a real time clock. A real time linear sequence generator (RT LSG) (206) stores an initial state and is clocked using the real time clock. The contents of the RT LSG are loaded into a non-real time linear sequence generator (NRT LSG) (208) when sample processing begins. Samples are correlated using a non-real time clock to allow signal processing to be uncoupled from the chip rate. The analog front end (108) may be powered down or tuned to another frequency during non-real time processing.

摘要翻译： 搜索器接收器（114）包括采样缓冲器（202），其存储使用实时时钟加载的信号样本。 实时线性序列发生器（RT LSG）（206）存储初始状态，并使用实时时钟计时。 当样本处理开始时，RT LSG的内容被加载到非实时线性序列发生器（NRT LSG）（208）中。 使用非实时时钟对样本进行相关，以使信号处理与芯片速率分离。 在非实时处理期间，模拟前端（108）可以掉电或调谐到另一频率。

公开(公告)号：US5436589A

公开(公告)日：1995-07-25

申请号：US189376

申请日：1994-01-31

申请人： Christopher P. La Rosa ,  Michael J. Carney

发明人： Christopher P. La Rosa ,  Michael J. Carney

IPC分类号： H04L27/14 ,  H04L25/06 ,  H04L27/156 ,  H03D5/00

CPC分类号： H04L25/062 ,  H04L27/1563

摘要： A demodulator (414) for improving bit error rate performance where alternating bit patterns produce the worst occurrences of bit errors. The demodulator (414) consists of a zero threshold comparator circuit (502), a first threshold detector circuit (508), and a second threshold detector circuit (504). The zero threshold comparator circuit (502) receives a frequency information signal and slices it into a plurality of bits (522). The first threshold detector circuit (508) compares the frequency information signal to a predetermined threshold, which is selected to optimize bit error rate performance. The second detector threshold circuit (504) is used to ensure that an alternating bit pattern has occurred. The demodulator (414) also includes a control device circuit (516) for coupling the plurality of bits (522) from the zero threshold comparator (502) to the output of the control device as a decision output signal (416) when the frequency information signal falls outside of either the first or second detector thresholds (508), (504). If the frequency information signal falls within both thresholds of the detector devices then the decision output signal (416) for the control device (516) is formed by inverting the bit decision from the previous bit interval.

摘要翻译： 一种用于改善误码率性能的解调器（414），其中交替位模式产生最差出现的位错误。 解调器（414）由零阈值比较器电路（502），第一阈值检测器电路（508）和第二阈值检测器电路（504）组成。 零阈值比较器电路（502）接收频率信息信号并将其分片成多个比特（522）。 第一阈值检测器电路（508）将频率信息信号与预定阈值进行比较，其被选择以优化误码率性能。 第二检测器阈值电路（504）用于确保发生交替位图案。 解调器（414）还包括控制装置电路（516），用于当频率信息（416）作为判定输出信号（416）将多个位（522）从零阈值比较器（502）耦合到控制装置的输出端 信号不在第一或第二检测器阈值（508），（504）之外。 如果频率信息信号落在检测器装置的两个阈值之内，则控制装置（516）的判定输出信号（416）是通过将来自前一位间隔的位决定反相来形成的。

公开(公告)号：US6144649A

公开(公告)日：2000-11-07

申请号：US807075

申请日：1997-02-27

申请人： Brian D. Storm ,  Christopher P. La Rosa

发明人： Brian D. Storm ,  Christopher P. La Rosa

IPC分类号： H03K5/00 ,  H04B1/16 ,  H04B1/7075 ,  H04B1/7077 ,  H04B1/7117 ,  H04B7/26 ,  H04L7/00 ,  H04B7/216 ,  H04J13/04

CPC分类号： H04B1/70752 ,  H04B1/70756 ,  H04B1/7077 ,  H04B1/7117 ,  H04B2201/70701 ,  H04B2201/70702 ,  H04B2201/70703 ,  H04B2201/70709

摘要： A searcher receiver (114) includes a sample buffer (202) which stores signal samples loaded using a real time clock. A real time linear sequence generator (RT LSG) (206) stores an initial state and is clocked using the real time clock. The contents of the RT LSG are loaded into a non-real time linear sequence generator (NRT LSG) (208) when sample processing begins. Samples are correlated using a non-real time clock to allow signal processing to be uncoupled from the chip rate. The analog front end (108) may be powered down or tuned to another frequency during non-real time processing.

摘要翻译： 搜索器接收器（114）包括采样缓冲器（202），其存储使用实时时钟加载的信号样本。 实时线性序列发生器（RT LSG）（206）存储初始状态，并使用实时时钟计时。 当样本处理开始时，RT LSG的内容被加载到非实时线性序列发生器（NRT LSG）（208）中。 使用非实时时钟对样本进行相关，以使信号处理与芯片速率分离。 在非实时处理期间，模拟前端（108）可以掉电或调谐到另一频率。

公开(公告)号：US6078611A

公开(公告)日：2000-06-20

申请号：US931149

申请日：1997-09-16

申请人： Christopher P. La Rosa ,  Michael J. Carney ,  Christopher J. Becker ,  Michael A. Eberhardt ,  Colin D. Frank ,  Phillip D. Rasky

发明人： Christopher P. La Rosa ,  Michael J. Carney ,  Christopher J. Becker ,  Michael A. Eberhardt ,  Colin D. Frank ,  Phillip D. Rasky

IPC分类号： H04B1/7113 ,  H04B1/7115 ,  H04B1/7117 ,  H04B15/00 ,  H04K1/00 ,  H04L27/30

CPC分类号： H04B1/7117 ,  H04B1/7115 ,  H04B1/7113

摘要： A RAKE receiver (112) includes a plurality of fingers (122, 124, 126, 128). Each finger includes a demodulator (402) for demodulating a ray of a multipath signal and a time tracking circuit (404) for controlling the time position of the finger in accordance with time position of the ray. A low delay-spread condition is detected and the positions of two adjacent fingers are controlled to prevent convergence of two or more fingers about a common time position. By maintaining finger timing separation, path diversity is exploited by the RAKE receiver even during the low delay-spread condition to improve receiver performance.

摘要翻译： RAKE接收器（112）包括多个指状物（122,124,126,128）。 每个手指包括用于解调多径信号的射线的解调器（402）和用于根据射线的时间位置控制手指的时间位置的时间跟踪电路（404）。 检测到低延迟扩展状态，并且控制两个相邻手指的位置以防止两个或更多个手指围绕公共时间位置的会聚。 通过保持手指定时分离，即使在低延迟扩展条件期间，RAKE接收机也利用路径分集来提高接收机性能。