公开(公告)号：US20110221743A1

公开(公告)日：2011-09-15

申请号：US12942626

申请日：2010-11-09

申请人： Gary Keall ,  Giles Edkins ,  Eben Upton ,  James Adams

发明人： Gary Keall ,  Giles Edkins ,  Eben Upton ,  James Adams

IPC分类号： G06T15/00

CPC分类号： G06T15/005

摘要： A graphics processing device generates control lists for controlling processing of 3D graphics. Control lists comprise primitive data for the 3D graphics, pointers to primitive data and control data. Tags that correspond to records within the control lists may be utilized for the control of processing. The graphics processing device may comprise a 3D pipeline comprising parallel processors. Processing is performed on a tile by tile basis and comprises a tile binning phase and/or a tile rendering phase. The two phases of processing may be performed in parallel on different sets of data. Control lists comprise a main list and/or sub-lists, for example, tile lists. Control lists may comprise links to other lists. Processing control may advance through the control lists without interaction from a driver and/or from a processor that is external to the graphics processing device.

摘要翻译： 图形处理装置产生用于控制3D图形处理的控制列表。 控制列表包括3D图形的原始数据，指向原始数据和控制数据的指针。 对应于控制列表内的记录的标签可以用于处理的控制。 图形处理装置可以包括包括并行处理器的3D流水线。 处理是以瓦片为单位执行的，并且包括瓦片合并阶段和/或瓦片渲染阶段。 处理的两个阶段可以在不同的数据集上并行执行。 控制列表包括主列表和/或子列表，例如瓦片列表。 控制列表可以包括到其他列表的链接。 处理控制可以通过控制列表前进，而不需要来自驱动器和/或来自图形处理装置外部的处理器的交互。

公开(公告)号：US20110216069A1

公开(公告)日：2011-09-08

申请号：US12953128

申请日：2010-11-23

申请人： Gary Keall ,  Eben Upton ,  James Adams ,  Giles Edkins

发明人： Gary Keall ,  Eben Upton ,  James Adams ,  Giles Edkins

IPC分类号： G06T11/20 ,  G06T15/00

CPC分类号： G06T11/20 ,  G06T15/00

摘要： A graphics processing device may generate coordinates for vertices of graphics primitives in a view-space. Tiles are defined within the view-space and are associated with tile lists. Primitives and/or vertices which overlap a tile are determined. Tile lists comprise differentially encoded indices and/or spatial coordinates for overlapping primitives. The differential encoding may or may not be byte aligned. During tile mode graphics rendering, tile lists are utilized to reference vertex attributes and/or primitives. Graphics rendering comprises a tile binning phase and a tile rendering phase. The primitives may comprise a triangle and/or joined triangles that share one or more vertices. For multiple joined primitives, information about shared vertices may be encoded without repetition for each primitive. Coordinates and/or corresponding weights for new vertices are encoded in a tile list and utilized for interpolating properties of the new vertices based on attributes of the original vertices.

摘要翻译： 图形处理装置可以在视图空间中生成图形基元的顶点的坐标。 瓷砖在视图空间内定义，并与瓷砖列表相关联。 确定与瓦片重叠的基元和/或顶点。 平铺列表包含用于重叠基元的差分编码索引和/或空间坐标。 差分编码可以是或不是字节对齐。 在瓦片模式图形渲染期间，瓦片列表用于引用顶点属性和/或图元。 图形渲染包括瓦片合并阶段和瓦片渲染阶段。 原语可以包括共享一个或多个顶点的三角形和/或连接的三角形。 对于多个连接的原语，关于共享顶点的信息可以被编码而不对每个基元重复。 用于新顶点的坐标和/或对应的权重被编码在瓦片列表中，并且用于根据原始顶点的属性内插新顶点的属性。

公开(公告)号：US09135036B2

公开(公告)日：2015-09-15

申请号：US12686800

申请日：2010-01-13

申请人： Eben Upton

发明人： Eben Upton

IPC分类号： G06F3/00 ,  G06F9/455 ,  G06F9/54

CPC分类号： G06F9/45533 ,  G06F9/544

摘要： Methods and systems for reducing communication during video processing utilizing merge buffering are disclosed and may include storing data in a merge buffer in the virtual machine layer in a wireless communication device comprising a virtual machine user layer, a native user layer, a kernel, and a video processor. The data may then be communicated to the kernel via the native user layer. The data may include function calls, and/or kernel remote procedure calls. The data may be communicated via an application programming interface. Video data may be processed in the video processor based on the communicated data. The virtual machine user layer may include a Java environment. The data may be communicated to the kernel via the native user layer when the merge buffer is full or filled to a predetermined level.

摘要翻译： 公开了在利用合并缓冲的视频处理期间减少通信的方法和系统，并且可以包括将数据存储在虚拟机层中的合并缓冲器中，该无线通信设备包括虚拟机用户层，本地用户层，内核和 视频处理器 然后可以经由本地用户层将数据传送到内核。 数据可能包括函数调用和/或内核远程过程调用。 可以经由应用编程接口来传送数据。 视频数据可以在视频处理器中基于传送的数据进行处理。 虚拟机用户层可以包括Java环境。 当合并缓冲区已满或填充到预定级别时，数据可以经由本地用户层传送到内核。

公开(公告)号：US09058685B2

公开(公告)日：2015-06-16

申请号：US12942626

申请日：2010-11-09

申请人： Gary Keall ,  Giles Edkins ,  Eben Upton ,  James Adams

发明人： Gary Keall ,  Giles Edkins ,  Eben Upton ,  James Adams

IPC分类号： G06T15/00

CPC分类号： G06T15/005

摘要： A graphics processing device generates control lists for controlling processing of 3D graphics. Control lists comprise primitive data for the 3D graphics, pointers to primitive data and control data. Tags that correspond to records within the control lists may be utilized for the control of processing. The graphics processing device may comprise a 3D pipeline comprising parallel processors. Processing is performed on a tile by tile basis and comprises a tile binning phase and/or a tile rendering phase. The two phases of processing may be performed in parallel on different sets of data. Control lists comprise a main list and/or sub-lists, for example, tile lists. Control lists may comprise links to other lists. Processing control may advance through the control lists without interaction from a driver and/or from a processor that is external to the graphics processing device.

摘要翻译： 图形处理装置产生用于控制3D图形处理的控制列表。 控制列表包括3D图形的原始数据，指向原始数据和控制数据的指针。 对应于控制列表内的记录的标签可以用于处理的控制。 图形处理装置可以包括包括并行处理器的3D流水线。 处理是以瓦片为单位执行的，并且包括瓦片合并阶段和/或瓦片渲染阶段。 处理的两个阶段可以在不同的数据集上并行执行。 控制列表包括主列表和/或子列表，例如瓦片列表。 控制列表可以包括到其他列表的链接。 处理控制可以通过控制列表前进，而不需要来自驱动器和/或来自图形处理装置外部的处理器的交互。

公开(公告)号：US08692848B2

公开(公告)日：2014-04-08

申请号：US12868508

申请日：2010-08-25

申请人： James Adams ,  Gary Keall ,  Eben Upton ,  Giles Edkins

发明人： James Adams ,  Gary Keall ,  Eben Upton ,  Giles Edkins

IPC分类号： G09G5/00

CPC分类号： G06T15/005 ,  G06T11/40

摘要： A method and system are provided in which one or more processors and/or circuits are operable to generate position information for a plurality of primitives utilizing a coordinate shader, one or more lists based on the generated position information, and rendering information for the plurality of primitives utilizing a vertex shader and the generated one or more lists. The generated one or more lists may comprise indices associated with one or more primitives from the plurality of primitives and with one or more tiles from a plurality of tiles in a screen plane. The position information and the one or more lists may be generated during a first rendering phase, and the rendering information may be generated during a second rendering phase different from the first rendering phase. The coordinate shader may perform a subset of the operations supported by the vertex shader.

摘要翻译： 提供了一种方法和系统，其中一个或多个处理器和/或电路可操作以利用坐标着色器生成多个图元的位置信息，基于生成的位置信息生成一个或多个列表，以及针对多个 使用顶点着色器的基元和生成的一个或多个列表。 生成的一个或多个列表可以包括与来自多个图元的一个或多个图元相关联的索引以及来自屏幕平面中的多个瓦片的一个或多个瓦片。 可以在第一渲染阶段期间生成位置信息和一个或多个列表，并且可以在与第一渲染阶段不同的第二渲染阶段期间生成渲染信息。 坐标着色器可以执行顶点着色器支持的操作的一个子集。

公开(公告)号：US08619085B2

公开(公告)日：2013-12-31

申请号：US12953128

申请日：2010-11-23

申请人： Gary Keall ,  Giles Edkins ,  Eben Upton ,  James Adams

发明人： Gary Keall ,  Giles Edkins ,  Eben Upton ,  James Adams

IPC分类号： G06T11/20 ,  G06T1/00

CPC分类号： G06T11/20 ,  G06T15/00

摘要： A graphics processing device may generate coordinates for vertices of graphics primitives in a view-space. Tiles are defined within the view-space and are associated with tile lists. Primitives and/or vertices which overlap a tile are determined. Tile lists comprise differentially encoded indices and/or spatial coordinates for overlapping primitives. The differential encoding may or may not be byte aligned. During tile mode graphics rendering, tile lists are utilized to reference vertex attributes and/or primitives. Graphics rendering comprises a tile binning phase and a tile rendering phase. The primitives may comprise a triangle and/or joined triangles that share one or more vertices. For multiple joined primitives, information about shared vertices may be encoded without repetition for each primitive. Coordinates and/or corresponding weights for new vertices are encoded in a tile list and utilized for interpolating properties of the new vertices based on attributes of the original vertices.

摘要翻译： 图形处理装置可以在视图空间中生成图形基元的顶点的坐标。 瓷砖在视图空间内定义，并与瓷砖列表相关联。 确定与瓦片重叠的基元和/或顶点。 平铺列表包含用于重叠基元的差分编码索引和/或空间坐标。 差分编码可以是或不是字节对齐。 在瓦片模式图形渲染期间，瓦片列表用于引用顶点属性和/或图元。 图形渲染包括瓦片合并阶段和瓦片渲染阶段。 原语可以包括共享一个或多个顶点的三角形和/或连接的三角形。 对于多个连接的原语，关于共享顶点的信息可以被编码而不对每个基元重复。 用于新顶点的坐标和/或对应的权重被编码在瓦片列表中，并且用于根据原始顶点的属性内插新顶点的属性。

公开(公告)号：US20130022101A1

公开(公告)日：2013-01-24

申请号：US13250518

申请日：2011-09-30

申请人： Eben Upton ,  Graham Veitch ,  Alan Morgan ,  James Bennett

发明人： Eben Upton ,  Graham Veitch ,  Alan Morgan ,  James Bennett

IPC分类号： H04N7/26

CPC分类号： H04N19/182 ,  G06F13/364 ,  G06F15/16 ,  H04N19/127 ,  H04N19/156 ,  H04N19/187 ,  H04N19/439 ,  Y02D10/14

摘要： Various methods and systems are provided for adaptable video architectures. In one embodiment, a method for adapting video processing of a video device includes processing a video stream along a first pipeline pathway defined by a plurality of interconnected pipeline elements. In response to detecting a change in a system condition of the video device, the pipeline pathway is transitioned to a second pipeline pathway by reconfiguring at least one of the pipeline element interconnections. In another embodiment, a method includes obtaining a video stream. A first subset bitstream having a first resolution is processed in a video pipeline of a video device and video information is extracted from the video pipeline during the processing. At least a portion of the extracted video information is then to a video pipeline of the video device for processing a second subset bitstream having a second resolution higher than the first resolution.

摘要翻译： 为适应性强的视频架构提供了各种方法和系统。 在一个实施例中，用于调整视频设备的视频处理的方法包括沿着由多个互连的流水线元件限定的第一流水线路径处理视频流。 响应于检测到视频设备的系统状况的变化，通过重新配置管道元件互连中的至少一个，流水线路径被转换到第二管道路径。 在另一个实施例中，一种方法包括获得视频流。 在视频设备的视频流水线中处理具有第一分辨率的第一子集比特流，并且在处理期间从视频流水线中提取视频信息。 所提取的视频信息的至少一部分然后到视频设备的视频流水线，用于处理具有高于第一分辨率的第二分辨率的第二子集比特流。

公开(公告)号：US20110154307A1

公开(公告)日：2011-06-23

申请号：US12868192

申请日：2010-08-25

申请人： Eben Upton

发明人： Eben Upton

IPC分类号： G06F9/45

CPC分类号： G06T15/005 ,  G06T11/40

摘要： A method and system are provided in which one or more processors may be operable to generate an intermediate representation of a shader source code, wherein the intermediate representation comprises one or more whole-program data flow graph representations of the shader source code. The one or more processors may be operable to generate machine code based on the generated intermediate representation of the shader source code. The one or more whole-program data flow graph representations of the shader source code may be generated utilizing a compiler front end. The machine code may be generated utilizing a compiler back end. The generated machine code may be executable by a graphics processor. The generated machine code may be executable by a processor comprising a single-instruction multiple-data (SIMD) architecture. The generated machine code may be executable to perform coordinate and/or vertex shading of image primitives.

摘要翻译： 提供了一种方法和系统，其中一个或多个处理器可用于生成着色器源代码的中间表示，其中中间表示包括着色器源代码的一个或多个整个程序数据流图表示。 一个或多个处理器可以可操作以基于生成的着色器源代码的中间表示来生成机器代码。 可以利用编译器前端生成着色器源代码的一个或多个整个程序数据流图表示。 可以使用编译器后端生成机器代码。 生成的机器代码可以由图形处理器执行。 生成的机器代码可以由包括单指令多数据（SIMD）架构的处理器执行。 生成的机器代码可以被执行以执行图像原语的坐标和/或顶点着色。

公开(公告)号：US09083951B2

公开(公告)日：2015-07-14

申请号：US13250518

申请日：2011-09-30

申请人： Eben Upton ,  Graham Veitch ,  Alan Morgan ,  James Bennett

发明人： Eben Upton ,  Graham Veitch ,  Alan Morgan ,  James Bennett

IPC分类号： H04N7/12 ,  H04N19/42 ,  H04N19/127 ,  H04N19/156 ,  H04N19/187 ,  G06F15/16 ,  G06F13/364

CPC分类号： H04N19/182 ,  G06F13/364 ,  G06F15/16 ,  H04N19/127 ,  H04N19/156 ,  H04N19/187 ,  H04N19/439 ,  Y02D10/14

摘要： Various methods and systems are provided for adaptable video architectures. In one embodiment, a method for adapting video processing of a video device includes processing a video stream along a first pipeline pathway defined by a plurality of interconnected pipeline elements. In response to detecting a change in a system condition of the video device, the pipeline pathway is transitioned to a second pipeline pathway by reconfiguring at least one of the pipeline element interconnections. In another embodiment, a method includes obtaining a video stream. A first subset bitstream having a first resolution is processed in a video pipeline of a video device and video information is extracted from the video pipeline during the processing. At least a portion of the extracted video information is then to a video pipeline of the video device for processing a second subset bitstream having a second resolution higher than the first resolution.

摘要翻译： 为适应性强的视频架构提供了各种方法和系统。 在一个实施例中，用于调整视频设备的视频处理的方法包括沿着由多个互连的流水线元件限定的第一流水线路径处理视频流。 响应于检测到视频设备的系统状况的变化，通过重新配置管道元件互连中的至少一个，管线路径被转换到第二管道路径。 在另一个实施例中，一种方法包括获得视频流。 在视频设备的视频流水线中处理具有第一分辨率的第一子集比特流，并且在处理期间从视频流水线中提取视频信息。 所提取的视频信息的至少一部分然后到视频设备的视频流水线，用于处理具有高于第一分辨率的第二分辨率的第二子集比特流。

公开(公告)号：US20110154377A1

公开(公告)日：2011-06-23

申请号：US12686800

申请日：2010-01-13

申请人： Eben Upton

发明人： Eben Upton

IPC分类号： G06F9/46 ,  G06F9/455 ,  G06F9/54

CPC分类号： G06F9/45533 ,  G06F9/544

摘要： Methods and systems for reducing communication during video processing utilizing merge buffering are disclosed and may include storing data in a merge buffer in the virtual machine layer in a wireless communication device comprising a virtual machine user layer, a native user layer, a kernel, and a video processor. The data may then be communicated to the kernel via the native user layer. The data may include function calls, and/or kernel remote procedure calls. The data may be communicated via an application programming interface. Video data may be processed in the video processor based on the communicated data. The virtual machine user layer may include a Java environment. The data may be communicated to the kernel via the native user layer when the merge buffer is full or filled to a predetermined level.

摘要翻译： 公开了在利用合并缓冲的视频处理期间减少通信的方法和系统，并且可以包括将数据存储在虚拟机层中的合并缓冲器中，该无线通信设备包括虚拟机用户层，本地用户层，内核和 视频处理器 然后可以经由本地用户层将数据传送到内核。 数据可能包括函数调用和/或内核远程过程调用。 可以经由应用编程接口来传送数据。 视频数据可以在视频处理器中基于传送的数据进行处理。 虚拟机用户层可以包括Java环境。 当合并缓冲区已满或填充到预定级别时，数据可以经由本地用户层传送到内核。