公开(公告)号：US06490326B1

公开(公告)日：2002-12-03

申请号：US09366757

申请日：1999-08-04

申请人： Babak Bastani ,  Edwin E. Bautista ,  Joseph P. Heck

发明人： Babak Bastani ,  Edwin E. Bautista ,  Joseph P. Heck

IPC分类号： H04L2506

CPC分类号： H04L27/22 ,  H04L27/0014 ,  H04L2027/0024

摘要： Communication apparatus (100) corrects for amplitude imbalance caused by differences in circuitry that process in-phase and quadrature signals. The in-phase and quadrature signals are alternately routed in rapid succession through first and second parallel processing circuits or signal paths (140, 150) to cancel imbalances between the signal paths. Switches (132, 134) are employed at inputs to and outputs from corresponding portions of both signal paths, and these switches (132, 134) are synchronously operated in response to a control signal to interchange signals on the signal paths.

摘要翻译： 通信装置（100）校正由处理同相和正交信号的电路的差异引起的幅度不平衡。 同相和正交信号通过第一和第二并行处理电路或信号路径（140,150）以快速连续的方式交替路由，以消除信号路径之间的不平衡。 开关（132,134）在两个信号路径的相应部分的输入端和输出端被使用，并且这些开关（132,134）响应于控制信号被同步操作以在信号路径上交换信号。

公开(公告)号：US6166668A

公开(公告)日：2000-12-26

申请号：US323376

申请日：1999-06-01

申请人： Edwin E. Bautista ,  Babak Bastani ,  Joseph P. Heck

发明人： Edwin E. Bautista ,  Babak Bastani ,  Joseph P. Heck

IPC分类号： H03M1/06 ,  H03M1/12

CPC分类号： H03M1/0607 ,  H03M1/12

摘要： A direct current (DC) offset correction loop (200) for determining the required amount of DC offset to an analog input signal includes a digital integrator (211) for measuring the amount of DC offset present at the final output of a forward signal path and a hold circuit (213) for controlling the digital integrator (213). The DC offset correction loop (200) provides a constant amount of DC offset correction to the analog input signal.

摘要翻译： 用于确定对模拟输入信号的DC偏移量的所需量的直流（DC）偏移校正回路（200）包括用于测量存在于正向信号路径的最终输出端的DC偏移量的数字积分器（211） 用于控制数字积分器（213）的保持电路（213）。 DC偏移校正回路（200）向模拟输入信号提供恒定量的DC偏移校正。

公开(公告)号：US6125272A

公开(公告)日：2000-09-26

申请号：US160934

申请日：1998-09-25

申请人： Edwin E. Bautista ,  Babak Bastani ,  Joseph P. Heck

发明人： Edwin E. Bautista ,  Babak Bastani ,  Joseph P. Heck

IPC分类号： H03D7/14 ,  H03D7/18 ,  H04B1/26

CPC分类号： H03D7/18 ,  H03D7/1408 ,  H03D7/1433 ,  H03D7/1441 ,  H03D7/145 ,  H03D7/1458 ,  H03D7/1483 ,  H03D7/165

摘要： Second order intermodulation distortion (IM2) occurs when two interfacing signals mix with each other through a second order nonlinearity to produce an intermodulation product at the sum and difference frequencies of the two interferers. To reduce the amount of intermodulation distortion, dynamic matching is employed. In practice, dynamic matching operates to transform coefficients of IM2 distortion from constant values into functions of time where they may be handled by known rejection techniques.

摘要翻译： 当两个接口信号通过二阶非线性相互混合产生两个干扰源的和频和差频的互调乘积时，发生二阶互调失真（IM2）。 为了减少互调失真的量，采用动态匹配。 在实践中，动态匹配操作以将IM2失真的系数从常数值转换成可以通过已知拒绝技术处理的时间的函数。

公开(公告)号：US07409012B2

公开(公告)日：2008-08-05

申请号：US10172566

申请日：2002-06-14

申请人： Frederick L. Martin ,  Robert E. Stengel ,  Edwin E. Bautista

发明人： Frederick L. Martin ,  Robert E. Stengel ,  Edwin E. Bautista

IPC分类号： H04L27/20

CPC分类号： H04L27/2007

摘要： Phase shift key modulators (100, 500, 1000, 1400, 1700) are provided in which a multiphase signal source (108, 1402, 1406-1412,1702) is used to generate a plurality of phases of a carrier signal. A selector (110) is used to select one phase or a sequence of phases of the carrier signal to represent each bit pattern that is received from a binary data source (102, 1422). The multiphase signal source preferably comprises a multiphase oscillator that includes a phase locked ring of variable propagation delay inverters (202). Preferably, a phase sequencer (502) is used to select a monotonic sequence of phases to represent each bit pattern. Preferably two phase selectors (110, 1004) are used to simultaneously select two phases of carrier signal, and a phase interpolator (1106) is used to generate a sequence of phases from the two phases selected by the two phase selectors (110, 1004).

摘要翻译： 提供了相移键调制器（100,500,1000,1400,1700），其中使用多相信号源（108,1402,1406-1412,1702）来产生载波信号的多个相位。 选择器（110）用于选择载波信号的相位或相位序列，以表示从二进制数据源（102,1422）接收的每个位模式。 多相信号源优选地包括多相振荡器，其包括可变传播延迟反相器（202）的锁相环。 优选地，相位序列器（502）用于选择相位的单调序列以表示每个位模式。 优选地，两个相位选择器（110,1004）用于同时选择载波信号的两相，并且相位内插器（1106）用于从由两个相位选择器（110,1004）选择的两相中产生相位序列， 。

公开(公告)号：US6157235A

公开(公告)日：2000-12-05

申请号：US324598

申请日：1999-06-01

申请人： Edwin E. Bautista ,  Babak Bastani

发明人： Edwin E. Bautista ,  Babak Bastani

IPC分类号： H03H11/22 ,  H03H11/16 ,  H03K3/00

CPC分类号： H03H11/22

摘要： A quadrature generator (100) includes a phase detector (125) having a set of differential inputs for coupling in-phase and quadrature signals (114,116) and a set of differential outputs for providing a phase error signal (135). Switches (122,127) are associated with the set of input terminals and with the set of output terminals. The switches (122,127) are synchronously controlled to switch around the signals at the input terminals and at the output terminals in concert, and in rapid succession. The operation of the switches (122,127) eliminates or reduces the effects of imperfections within the parallel paths of the phase detector circuitry (125), in order to produce a more accurate phase deviation signal.

摘要翻译： 正交发生器（100）包括相位检测器（125），该相位检测器（125）具有用于耦合同相和正交信号（114,116）的一组差分输入和用于提供相位误差信号（135）的一组差分输出。 开关（122,127）与输入端子组和输出端子组相关联。 开关（122,127）被同步控制，以便在输入端子和输出端子周围切换信号，并且快速连续地切换。 开关（122,127）的操作消除或减少了相位检测器电路（125）的并行路径内的缺陷的影响，以便产生更精确的相位偏差信号。

公开(公告)号：US6035005A

公开(公告)日：2000-03-07

申请号：US797145

申请日：1997-02-10

申请人： Babak Bastani ,  Edwin E. Bautista

发明人： Babak Bastani ,  Edwin E. Bautista

IPC分类号： H04L27/38 ,  H04L27/06

CPC分类号： H04L27/3854

摘要： A baseband demodulator receives inphase and quadrature signals I (116) and Q (117) representing a phase angle and amplitude. The demodulator (114) includes a discrete time continuous amplitude circuit (223, 253, 260) coupled to the quadrature generator to extract a sign information by processing the quadrature components (116 and 118). An accumulator 404 uses the sign information to manipulate predetermined phase angles stored at a memory component 402 to determine the phase angle carried by the I and Q components (116 and 118). As such, the need for up converters or complex analog-to-digital converters is eliminated in direct conversion receivers.

摘要翻译： 基带解调器接收表示相位角和幅度的同相和正交信号I（116）和Q（117）。 解调器（114）包括耦合到正交发生器的离散时间连续幅度电路（223,253,260），以通过处理正交分量（116和118）提取符号信息。 累加器404使用符号信息来操纵存储在存储器组件402中的预定相位角，以确定由I和Q分量（116和118）携带的相位角。 因此，在直接转换接收器中消除了对转换器或复合模数转换器的需求。