公开(公告)号：US07741644B2

公开(公告)日：2010-06-22

申请号：US11672875

申请日：2007-02-08

申请人： Gyu-Ho Lyu ,  Seug-Gyu Kim

发明人： Gyu-Ho Lyu ,  Seug-Gyu Kim

IPC分类号： H01L27/088

CPC分类号： H01L27/0688 ,  H01L21/8221 ,  H01L27/11 ,  H01L27/1108

摘要： A semiconductor device includes a first semiconductor layer, a first interlayer insulation layer, a second semiconductor layer, and a gate pattern. The first interlayer insulation layer covers the first semiconductor layer. The second semiconductor layer is formed on the first interlayer insulation layer and includes source regions, drain regions, and a channel region interposed between the source region and the drain region. The gate pattern includes a gate insulation layer on the channel region of the second semiconductor layer. At least one of the source regions and the drain regions includes an elevated layer having a top surface higher than that of the channel region.

摘要翻译： 半导体器件包括第一半导体层，第一层间绝缘层，第二半导体层和栅极图案。 第一层间绝缘层覆盖第一半导体层。 第二半导体层形成在第一层间绝缘层上，包括源极区，漏极区和介于源极区和漏极区之间的沟道区。 栅极图案包括在第二半导体层的沟道区上的栅绝缘层。 源极区域和漏极区域中的至少一个包括具有高于沟道区域的顶表面的升高层。

公开(公告)号：US20070181953A1

公开(公告)日：2007-08-09

申请号：US11672875

申请日：2007-02-08

申请人： Gyu-Ho LYU ,  Seug-Gyu KIM

发明人： Gyu-Ho LYU ,  Seug-Gyu KIM

IPC分类号： H01L29/76

CPC分类号： H01L27/0688 ,  H01L21/8221 ,  H01L27/11 ,  H01L27/1108

摘要： A semiconductor device includes a first semiconductor layer, a first interlayer insulation layer, a second semiconductor layer, and a gate pattern. The first interlayer insulation layer covers the first semiconductor layer. The second semiconductor layer is formed on the first interlayer insulation layer and includes source regions, drain regions, and a channel region interposed between the source region and the drain region. The gate pattern includes a gate insulation layer on the channel region of the second semiconductor layer. At least one of the source regions and the drain regions includes an elevated layer having a top surface higher than that of the channel region.

摘要翻译： 半导体器件包括第一半导体层，第一层间绝缘层，第二半导体层和栅极图案。 第一层间绝缘层覆盖第一半导体层。 第二半导体层形成在第一层间绝缘层上，包括源极区，漏极区和介于源极区和漏极区之间的沟道区。 栅极图案包括在第二半导体层的沟道区上的栅绝缘层。 源极区域和漏极区域中的至少一个包括具有高于沟道区域的顶表面的升高层。

公开(公告)号：US07405450B2

公开(公告)日：2008-07-29

申请号：US10777297

申请日：2004-02-12

申请人： Gyu-Ho Lyu ,  Soon-moon Jung ,  Sung-bong Kim ,  Hoon Lim ,  Won-Seok Cho

发明人： Gyu-Ho Lyu ,  Soon-moon Jung ,  Sung-bong Kim ,  Hoon Lim ,  Won-Seok Cho

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L23/522 ,  H01L21/76895 ,  H01L21/823842 ,  H01L21/823871 ,  H01L2924/0002 ,  Y10S257/90 ,  H01L2924/00

摘要： Semiconductor devices that include a semiconductor substrate and a gate line are provided. The gate line is on the semiconductor substrate and includes a gate insulation pattern and a gate electrode which are stacked on the substrate in the order named. A spacer is on a sidewall of the gate line. A conductive line pattern is on the gate line. The conductive line pattern is parallel with the gate line and is electrically connected to the gate electrode.

摘要翻译： 提供包括半导体衬底和栅极线的半导体器件。 栅极线在半导体衬底上，并且包括按照命名层叠在衬底上的栅极绝缘图案和栅极电极。 间隔物位于栅极线的侧壁上。 导线图案位于栅极线上。 导电线图案与栅极线平行并且电连接到栅电极。