公开(公告)号：US07823106B2

公开(公告)日：2010-10-26

申请号：US12045984

申请日：2008-03-11

申请人： Faye D. Baker ,  Mark R. Beckenbaugh ,  Jason J. Freerksen ,  Mark D. Levy

发明人： Faye D. Baker ,  Mark R. Beckenbaugh ,  Jason J. Freerksen ,  Mark D. Levy

IPC分类号： G06F17/50

CPC分类号： G06F17/5081 ,  G06F2217/12 ,  Y02P90/265

摘要： A method, computer system and program product introduce adding a variable performance ranking parameter to a diagram of a circuit to drive implementation of modifications that are yield improving, performance boosting, or performance-neutral. The information is paired to accomplish a more complete design for manufacturability modification in the design of circuits implemented on chips. In this matter, both yield and chip performance are improved.

摘要翻译： 一种方法，计算机系统和程序产品引入了将可变性能排名参数添加到电路图中，以驱动实现改进的效果，提高效率，提升性能或性能中立。 该信息配对，以便在芯片上实现的电路设计中完成更完整的可制造性修改设计。 在这个问题上，产量和芯片性能均有所提高。

公开(公告)号：US20090235214A1

公开(公告)日：2009-09-17

申请号：US12045984

申请日：2008-03-11

申请人： Faye D. Baker ,  Mark R. Beckenbaugh ,  Jason J. Freerksen ,  Mark D. Levy

发明人： Faye D. Baker ,  Mark R. Beckenbaugh ,  Jason J. Freerksen ,  Mark D. Levy

IPC分类号： G06F17/50

CPC分类号： G06F17/5081 ,  G06F2217/12 ,  Y02P90/265

摘要： A method, computer system and program product introduce adding a variable performance ranking parameter to a diagram of a circuit to drive implementation of modifications that are yield improving, performance boosting, or performance-neutral. The information is paired to accomplish a more complete design for manufacturability modification in the design of circuits implemented on chips. In this matter, both yield and chip performance are improved.

摘要翻译： 一种方法，计算机系统和程序产品引入了将可变性能排名参数添加到电路图中，以驱动实现改进的效果，提高效率，提升性能或性能中立。 该信息配对，以便在芯片上实现的电路设计中完成更完整的可制造性修改设计。 在这个问题上，产量和芯片性能均有所提高。