公开(公告)号：US20090217134A1

公开(公告)日：2009-08-27

申请号：US12433229

申请日：2009-04-30

申请人： Jia-Horng SHIEH ,  Jyh-Shin Pan ,  Li-Lien Lin

发明人： Jia-Horng SHIEH ,  Jyh-Shin Pan ,  Li-Lien Lin

IPC分类号： H03M13/05 ,  G06F11/10

CPC分类号： G11B20/1833 ,  G11B20/1217 ,  G11B2020/1222 ,  G11B2020/1836 ,  G11B2220/2541 ,  G11B2220/255 ,  G11B2220/2562 ,  G11B2220/2579

摘要： An integrated apparatus for multi-standard optical media includes a compact disc/digital versatile disc (CD/DVD) processor, a high-definition DVD (HDDVD) processor and a Blu-ray disc (BD) processor; a memory unit connected to the CD/DVD processor, the HDDVD processor and the BD processor to provide a storage resource; and a shared error correction code (ECC) engine for encoding or decoding the CD/DVD data stream, the HDDVD data stream and the BD data stream. Therein, the ECC engine further has a syndrome/parity generator to encode the data stream or to obtain the syndrome information from the data stream; and an erasure generator to obtain the possible error position information from the data stream. Thereby, the complexity and cost of the integrated apparatus can be reduced.

摘要翻译： 用于多标准光学介质的集成设备包括光盘/数字通用盘（CD / DVD）处理器，高清DVD（HDDVD）处理器和蓝光盘（BD）处理器） 连接到CD / DVD处理器的存储器单元，HDDVD处理器和BD处理器以提供存储资源; 以及用于对CD / DVD数据流进行编码或解码的共享纠错码（ECC）引擎，HDDVD数据流和BD数据流。 其中，ECC引擎还具有对数据流进行编码或从数据流获取校正子信息的校正子/奇偶校验发生器; 以及擦除发生器，以从数据流中获取可能的错误位置信息。 由此，能够降低集成装置的复杂性和成本。

公开(公告)号：US07287207B2

公开(公告)日：2007-10-23

申请号：US10906574

申请日：2005-02-24

申请人： Jia-Horng Shieh

发明人： Jia-Horng Shieh

IPC分类号： H03M13/00

CPC分类号： H03M13/15

摘要： A method for computing parity characters for a codeword of a cyclic code successively generates a sum of an output value and a respective message character of a first message section adjacent to parity characters within a first block. The method then successively multiplies a respective sum by corresponding coefficients of a generator polynomial to generate at least one product. The method further successively multiplies a respective message character of every message section other than the first message section by coefficients of a corresponding shift polynomial to generate a plurality of products, before finally, successively summing corresponding products to generate the output value.

摘要翻译： 一种用于计算循环码的码字的奇偶校验字符的方法，连续产生与第一块内的奇偶校验字符相邻的第一消息段的输出值和相应消息字符的和。 该方法然后将相应的和乘以生成多项式的相应系数，以生成至少一个乘积。 该方法进一步连续地将除第一消息部分之外的每个消息部分的各个消息字符乘以相应移位多项式的系数以生成多个产品，然后最终对相应的产品进行连续求和以产生输出值。

公开(公告)号：US20060066461A1

公开(公告)日：2006-03-30

申请号：US10951419

申请日：2004-09-28

申请人： Pi-Hai Liu ,  Jia-Horng Shieh

发明人： Pi-Hai Liu ,  Jia-Horng Shieh

IPC分类号： H03M7/34

CPC分类号： H03M7/16

摘要： A key bit position of a first Gray code is determined based on the bit values of the first Gray code. The first Gray code and a second Gray code that differs from the first Gray code only in the key bit position correspond to two associated numbers that differ by one.

摘要翻译： 基于第一格雷码的位值确定第一格雷码的关键位位置。 第一个格雷码和第二个格雷码不同于第一格雷码仅在关键位位置对应于两个相关的号码，它们之间有一个不同。

公开(公告)号：US06792571B2

公开(公告)日：2004-09-14

申请号：US09985346

申请日：2001-11-02

申请人： Jia-Horng Shieh

发明人： Jia-Horng Shieh

IPC分类号： H03M1300

CPC分类号： H03M13/6331 ,  H03M13/3961 ,  H03M13/41 ,  H03M13/4107 ,  H03M13/6343 ,  H03M13/6502

摘要： A Viterbi detector for use in a partial response maximum likelihood (PRML) signal processing apparatus. The Viterbi detector can be used for different partial response (PR) equalizations with different parameters, and can be used for different PRML signal processing apparatuses such as high speed optical disk systems. The Viterbi detector includes an input buffer, a branch metric calculation unit, an add-compare-select circuit, a path memory unit, and a clock buffer. The Viterbi is designed based on a union trellis diagram relation obtained by combining trellis diagram relations associated with the PR equalizations with the parameters. According to the invention, the Viterbi detector has advantages of saving hardware space and conveniently changing PR equalizations with different parameters.

摘要翻译： 一种用于部分响应最大似然（PRML）信号处理装置的维特比检测器。 维特比检测器可用于不同参数的不同部分响应（PR）均衡，可用于高速光盘系统等不同的PRML信号处理设备。 维特比检测器包括输入缓冲器，分支度量计算单元，加法比较选择电路，路径存储器单元和时钟缓冲器。 维特比是基于通过将与PR均衡相关联的网格图关系与参数获得的联合网格图关系而设计的。 根据本发明，维特比检测器具有节省硬件空间并且方便地改变具有不同参数的PR均衡的优点。

公开(公告)号：US06742157B2

公开(公告)日：2004-05-25

申请号：US09826884

申请日：2001-04-06

申请人： Jia-Horng Shieh ,  Te-Wei Chen

发明人： Jia-Horng Shieh ,  Te-Wei Chen

IPC分类号： H03M1300

CPC分类号： G11B20/10527 ,  G11B20/18 ,  G11B20/1803 ,  H03M13/09 ,  H03M13/098

摘要： The present invention provides a decoding system and method for an optical disk storage device to receive and decode the data of the disk. The present invention does not need to increase the clock frequency and the bus width of the decoding system, it can effectively decrease the access times to the data buffer and the system response time by changing the structure of the conventional decoding system, in this way the present invention increases the parallel processing capability and the decoding speed of the system, thus, it can enhance the entire device to become a high speed optical storage device.

摘要翻译： 本发明提供了一种光盘存储装置的解码系统和方法，用于接收和解码盘的数据。 本发明不需要增加解码系统的时钟频率和总线宽度，可以通过改变常规解码系统的结构，有效地减少对数据缓冲器的访问时间和系统响应时间，这样 本发明增加了系统的并行处理能力和解码速度，从而可以将整个装置提高成为高速光存储装置。

公开(公告)号：US06742156B2

公开(公告)日：2004-05-25

申请号：US09828185

申请日：2001-04-09

申请人： Jia-Horng Shieh

发明人： Jia-Horng Shieh

IPC分类号： H03M1303

CPC分类号： H03M13/1515 ,  G11B20/1833 ,  H03M13/2909

摘要： The present invention provides a decoding system and method for an optical disk for receiving and decoding data from the disk. The present invention does not need to increase the clock frequency and the bus width of the decoding system, it can effectively decrease the access times to the data buffer and the system response time by changing the structure of the conventional decoding system, in this way the present invention increases the parallel process capability and the speed of the decoding, thus, it can become a high speed DVD.

摘要翻译： 本发明提供一种用于从盘接收和解码数据的光盘的解码系统和方法。 本发明不需要增加解码系统的时钟频率和总线宽度，可以通过改变常规解码系统的结构，有效地减少对数据缓冲器的访问时间和系统响应时间，这样 本发明增加了并行处理能力和解码速度，从而可以成为高速DVD。

公开(公告)号：US08335808B2

公开(公告)日：2012-12-18

申请号：US11145694

申请日：2005-06-06

申请人： Jia-Horng Shieh

发明人： Jia-Horng Shieh

IPC分类号： G06F7/00

CPC分类号： H03M13/154 ,  H03M13/1525 ,  H03M13/153 ,  H03M13/1535

摘要： The invention is a method of calculating a key equation polynomial. The key equation comprises an errata locator polynomial and an errata evaluator polynomial. The errata locator polynomial decomposes to a plurality of coefficients. Some or all of the plurality of coefficients are formed by adding up decomposed data. The method comprises a coefficient calculation procedure for the errata locator polynomial of updating at least two coefficients, or two decomposed data of the coefficient calculation procedure, or a combination of the above in a single clock cycle simultaneously to get the errata locator polynomial.

摘要翻译： 本发明是一种计算密钥方程多项式的方法。 关键方程式包括勘误定位多项式和勘误表评估多项式。 勘误定位多项式分解为多个系数。 通过将分解的数据相加来形成多个系数中的一些或全部。 该方法包括用于更新系数计算过程的至少两个系数或两个分解数据的勘误定位器多项式的系数计算程序，或者在单个时钟周期中的上述组合以获得勘误定位器多项式。

公开(公告)号：US08284820B2

公开(公告)日：2012-10-09

申请号：US11873415

申请日：2007-10-17

申请人： Chun-Nan Chen ,  Jia-Horng Shieh

发明人： Chun-Nan Chen ,  Jia-Horng Shieh

IPC分类号： H04B1/709

CPC分类号： G01S19/33 ,  G01S19/30 ,  G01S19/37

摘要： According to an embodiment of the present invention, a shared processor architecture in a receiver system is disclosed. The receiver system is configured to have a first functional stage and a second functional stage for processing information carried by signals from a first transmitter system and a second transmitter system respectively. The first functional stage and the second functional stage correspond to an identical signal processing function. The shared processor architecture includes a first processor, allocated to the first functional stage and the second functional stage, for processing an output generated from the first functional stage or an output from the second functional stage.

摘要翻译： 根据本发明的实施例，公开了接收机系统中的共享处理器架构。 接收机系统被配置为具有分别用于处理由来自第一发射机系统和第二发射机系统的信号承载的信息的第一功能级和第二功能级。 第一功能级和第二功能级对应于相同的信号处理功能。 共享处理器架构包括分配给第一功能级和第二功能级的第一处理器，用于处理从第一功能级产生的输出或来自第二功能级的输出。

公开(公告)号：US08069398B2

公开(公告)日：2011-11-29

申请号：US11837351

申请日：2007-08-10

申请人： Wen-Yi Wu ,  Li-Lien Lin ,  Jia-Horng Shieh

发明人： Wen-Yi Wu ,  Li-Lien Lin ,  Jia-Horng Shieh

IPC分类号： H03M13/00

CPC分类号： G11B20/18 ,  G11B20/1809 ,  G11B2020/1288 ,  G11B2220/2541 ,  H03M13/17 ,  H03M13/27 ,  H03M13/29

摘要： A method for decoding multiword information comprises steps (a) to (e). In step (a), a multiword information cluster, e.g., ECC, including high protective codewords, e.g., BIS, and low protective codewords, e.g., LDC, is provided. In step (b), the high and low protective codewords are stored into a first memory, e.g., DRAM. In step (c), the high protective codewords are decoded to generate high protective word erasure indicators showing whether decoding errors occur. In step (d), the high protective word erasure indicators are stored into a second memory, e.g., SRAM. In step (e), the low protective codewords are decoded. In the meanwhile, an erasure bit for a low protective codeword is marked by finding high protective codewords close to the low protective codeword in the multiword information cluster and looking up the high protective word erasure indicators of the high protective codewords close to the low protective codeword.

摘要翻译： 用于解码多字信息的方法包括步骤（a）至（e）。 在步骤（a）中，提供了包括高保护码字（例如BIS）和低保护码字（例如LDC）的多字信息簇，例如ECC。 在步骤（b）中，高和低保护码字被存储到第一存储器，例如DRAM中。 在步骤（c）中，对高保护码字进行解码以产生表示解码错误是否发生的高保护字擦除指示符。 在步骤（d）中，高保护字擦除指示器被存储到第二存储器例如SRAM中。 在步骤（e）中，低保护码字被解码。 同时，通过在多字信息簇中找到靠近低保护码字的高保护码字，并查找靠近低保护码字的高保护码字的高保护字擦除指示符，标记出低保护码字的擦除位 。

公开(公告)号：US20090106535A1

公开(公告)日：2009-04-23

申请号：US11873415

申请日：2007-10-17

申请人： Chun-Nan Chen ,  Jia-Horng Shieh

发明人： Chun-Nan Chen ,  Jia-Horng Shieh

IPC分类号： G06F9/30

CPC分类号： G01S19/33 ,  G01S19/30 ,  G01S19/37

摘要： According to an embodiment of the present invention, a shared processor architecture in a receiver system is disclosed. The receiver system is configured to have a first functional stage and a second functional stage for processing information carried by signals from a first transmitter system and a second transmitter system respectively. The first functional stage and the second functional stage correspond to an identical signal processing function. The shared processor architecture includes a first processor, allocated to the first functional stage and the second functional stage, for processing an output generated from the first functional stage or an output from the second functional stage.

摘要翻译： 根据本发明的实施例，公开了接收机系统中的共享处理器架构。 接收机系统被配置为具有分别用于处理由来自第一发射机系统和第二发射机系统的信号承载的信息的第一功能级和第二功能级。 第一功能级和第二功能级对应于相同的信号处理功能。 共享处理器架构包括分配给第一功能级和第二功能级的第一处理器，用于处理从第一功能级产生的输出或来自第二功能级的输出。