公开(公告)号：USD718729S1

公开(公告)日：2014-12-02

申请号：US29428690

申请日：2012-08-02

申请人： Jin-Su Park

设计人： Jin-Su Park

公开(公告)号：US08773901B2

公开(公告)日：2014-07-08

申请号：US13178985

申请日：2011-07-08

申请人： Jin Su Park

发明人： Jin Su Park

IPC分类号： G11C11/34

CPC分类号： G11C16/0483 ,  G11C11/5628 ,  G11C16/10 ,  G11C2211/5642

摘要： A program method of a nonvolatile memory device includes programming data of a first bit into a target page of a plurality of pages in a memory cell array, sensing the programmed data and storing the sensed data in a page buffer coupled to the memory cell array, erasing data of the target page, inputting data of a second bit to the page buffer and generating program data by combining the data of the second bit and the data of the first bit stored in the page buffer, and programming the program data into the target page.

摘要翻译： 非易失性存储器件的编程方法包括将第一位的数据编程到存储单元阵列中的多个页的目标页中，感测编程的数据并将感测的数据存储在耦合到存储单元阵列的页缓冲器中， 擦除目标页面的数据，将第二位的数据输入到页面缓冲器，并通过组合第二位的数据和存储在页面缓冲器中的第一位的数据来生成程序数据，并将程序数据编程到目标 页。

公开(公告)号：US08570801B2

公开(公告)日：2013-10-29

申请号：US12982324

申请日：2010-12-30

申请人： Sang Oh Lim ,  Jin Su Park

发明人： Sang Oh Lim ,  Jin Su Park

IPC分类号： G11C11/34

CPC分类号： G11C16/10 ,  G11C11/5628 ,  G11C16/3468

摘要： A method of programming a semiconductor memory device includes the steps of grouping memory cells in accordance with levels of threshold voltages to be programmed, programming the memory cell groups by sequentially applying program voltages to the memory cell groups, and program-verifying the memory cell groups.

摘要翻译： 一种编程半导体存储器件的方法包括以下步骤：根据要编程的阈值电压的电平对存储器单元进行分组，通过向存储单元组顺序地施加编程电压来对存储单元组进行编程，以及对存储单元组进行程序验证 。

公开(公告)号：US08503246B2

公开(公告)日：2013-08-06

申请号：US13167103

申请日：2011-06-23

申请人： Byoung Sung Yoo ,  Jin Su Park

发明人： Byoung Sung Yoo ,  Jin Su Park

IPC分类号： G11C16/04

CPC分类号： G11C16/32 ,  G11C16/10 ,  G11C16/28

摘要： A semiconductor memory device includes a memory cell array including cell strings each including a plurality of memory cells, bit lines coupled to the respective cell strings, and page buffers configured to compare a reference current and currents of the respective bit line and output sense data corresponding to a level of a threshold voltage of a selected memory cell based on a result of the comparison, in a sense operation.

摘要翻译： 半导体存储器件包括存储单元阵列，该存储单元阵列包括各自包括多个存储器单元的单元串，耦合到相应单元串的位线和被配置为比较相应位线的参考电流和电流以及对应的输出检测数据的页缓冲器 在感测操作中，基于比较的结果，将其选择为所选存储单元的阈值电压的电平。

公开(公告)号：US20130163331A1

公开(公告)日：2013-06-27

申请号：US13616078

申请日：2012-09-14

申请人： Byoung Sung YOO ,  Jin Su PARK

发明人： Byoung Sung YOO ,  Jin Su PARK

IPC分类号： G11C16/06

CPC分类号： G11C16/10 ,  G11C16/3459

摘要： A semiconductor memory device and a method of operating the same results in reduced programming time. The semiconductor memory device includes advanced circuitry that enables reductions in programming and verification times, leading to a substantial reduction in the total time required to program the device.

摘要翻译： 半导体存储器件及其操作方法导致编程时间缩短。 半导体存储器件包括能够减少编程和验证时间的先进电路，导致编程器件所需的总时间的显着减少。

公开(公告)号：US08437199B2

公开(公告)日：2013-05-07

申请号：US13176859

申请日：2011-07-06

申请人： Jin Su Park

发明人： Jin Su Park

IPC分类号： G11C16/04

CPC分类号： G11C16/14 ,  G11C16/0483

摘要： A method of erasing a semiconductor memory device includes precharging a channel of a selected memory cell of a selected string including memory cells; boosting a channel of the selected string by supplying a positive voltage to word lines of the respective memory cells of the selected string; and erasing the selected memory cell by supplying an erase voltage lower than the positive voltage to a selected word line associated with the selected memory cell.

摘要翻译： 一种擦除半导体存储器件的方法包括：对包括存储器单元的选定串的所选存储单元的通道进行预充电; 通过向所选择的字符串的各个存储单元的字线提供正电压来增强所选字符串的通道; 以及通过将低于正电压的擦除电压提供给与所选择的存储单元相关联的选定字线来擦除所选存储单元。

公开(公告)号：US08432739B2

公开(公告)日：2013-04-30

申请号：US12962536

申请日：2010-12-07

申请人： Jin Su Park

发明人： Jin Su Park

IPC分类号： G11C11/34

CPC分类号： G11C16/30 ,  G11C16/08

摘要： Various embodiments of a semiconductor integrated circuit apparatus are disclosed. In one exemplary embodiment, the apparatus may include a memory cell array having a plurality of memory cell blocks, a plurality of word line selection sections corresponding to the plurality of memory cell blocks, a block selection unit configured to provide a driving signal to the plurality of word line selection sections for driving the plurality of memory cell blocks, and a plurality of global line groups, each corresponding to one of the plurality of word line selection sections. Each of the global line groups may include a plurality of signal lines configured to provide a voltage signal to the corresponding word line selection section.

摘要翻译： 公开了半导体集成电路装置的各种实施例。 在一个示例性实施例中，该装置可以包括具有多个存储单元块的存储单元阵列，对应于多个存储单元块的多个字线选择部分，块选择单元，被配置为向多个存储单元块提供驱动信号 用于驱动多个存储单元块的字线选择部分，以及多个全局线组，每个对应于多个字线选择部分之一。 每个全局线组可以包括被配置为向相应的字线选择部分提供电压信号的多个信号线。

公开(公告)号：US20130051152A1

公开(公告)日：2013-02-28

申请号：US13594624

申请日：2012-08-24

申请人： Jae Ho LEE ,  Jin Su PARK

发明人： Jae Ho LEE ,  Jin Su PARK

IPC分类号： G11C16/04

CPC分类号： G11C16/0483 ,  G11C16/32 ,  G11C16/3418

摘要： A method of operating a semiconductor memory device includes, applying a read voltage to a selected word line to which a selected memory cell is coupled and applying a pass voltage to non-selected word lines to which non-selected memory cells are coupled, reading data stored in the selected memory cell by sensing the voltage of a bit line associated with the selected memory cell and the non-selected memory cells, discharging the non-selected word lines, and discharging the selected word line after the non-selected word lines are discharged.

摘要翻译： 一种操作半导体存储器件的方法包括：将读取电压施加到所选择的存储器单元耦合到的选定字线上，并将通过电压施加到未选择的存储器单元耦合到的未选择的字线，读取数据 通过感测与所选择的存储器单元和未选择的存储单元相关联的位线的电压，放电未选择的字线和在未选择的字线之后对所选择的字线进行放电来存储在所选存储单元中 出院

公开(公告)号：US20120314506A1

公开(公告)日：2012-12-13

申请号：US13492286

申请日：2012-06-08

申请人： Kwang Ho BAEK ,  Jin Su PARK ,  Chang Won YANG

发明人： Kwang Ho BAEK ,  Jin Su PARK ,  Chang Won YANG

IPC分类号： G11C16/10

CPC分类号： G11C7/12 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/24

摘要： A semiconductor device includes cell strings that each include a plurality of memory cells, a page buffer having latches coupled to bit lines and precharge the bit lines in response to page buffer control signals, a page buffer control circuit configured to generate the page buffer control signals using a high voltage source, and a controller configured to generate control signals for controlling the page buffer control circuit.

摘要翻译： 半导体器件包括每个包括多个存储器单元的单元串，具有耦合到位线的锁存器并响应于页缓冲器控制信号对位线进行预充电的页缓冲器，被配置为生成页缓冲器控制信号的页缓冲器控制电路 使用高电压源和被配置为产生用于控制页面缓冲器控制电路的控制信号的控制器。

公开(公告)号：US20120268993A1

公开(公告)日：2012-10-25

申请号：US13453641

申请日：2012-04-23

申请人： Jin Su PARK

发明人： Jin Su PARK

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C16/24

摘要： A semiconductor memory device includes first and second memory planes that each include a plurality of memory blocks, a first page buffer group coupled to the memory blocks of the first memory plane through first bit lines and configured to perform a read operation and a program operation, a second page buffer group coupled to the memory blocks of the second memory plane through second bit lines and configured to perform the read operation and the program operation, a coupling circuit configured to couple the first bit lines of the first memory planes and the second bit lines of the second memory planes, respectively, in response to a coupling signal, and a control circuit configured to generate the coupling signal for controlling the coupling circuit in a copyback operation of data, read from a source page of the first memory plane, in a target page of the second memory plane.

摘要翻译： 半导体存储器件包括第一和第二存储器平面，每个存储器平面包括多个存储器块，第一页缓冲器组通过第一位线耦合到第一存储器平面的存储器块，并被配置为执行读取操作和程序操作， 第二页缓冲器组，通过第二位线耦合到第二存储器平面的存储块，并被配置为执行读取操作和编程操作;耦合电路，被配置为耦合第一存储器平面的第一位线和第二位 分别响应于耦合信号的第二存储器平面的行;以及控制电路，被配置为在从第一存储器平面的源页读取的数据的拷贝操作中产生用于控制耦合电路的耦合信号， 第二存储器平面的目标页面。