公开(公告)号：US5517648A

公开(公告)日：1996-05-14

申请号：US405550

申请日：1995-03-16

申请人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F. Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner

发明人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F. Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner

IPC分类号： G06F12/08 ,  G06F13/16 ,  G06F13/368 ,  G06F9/46

CPC分类号： G06F13/1657 ,  G06F12/0831 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/368

摘要： A symmetric multiprocessing system with a unified environment and distributed system functions provides unified address space for all functional units in the system while distributing the execution of various system functions over the functional units of the system whereby each functional unit assumes responsibility for its own aspects of these operations. In addition, the system provides improved system bus operation for transfer of data from memory.

公开(公告)号：US6125436A

公开(公告)日：2000-09-26

申请号：US855810

申请日：1997-05-12

申请人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F. Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner

发明人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F. Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner

IPC分类号： G06F12/08 ,  G06F13/16 ,  G06F13/368 ,  G06F12/00

CPC分类号： G06F13/1657 ,  G06F12/0831 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/368

摘要： A symmetric multiprocessing system with a unified environment and distributed system functions provides unified address space for all functional units in the system while distributing the execution of various system functions over the functional units of the system whereby each functional unit assumes responsibility for its own aspects of these operations. In addition, the system provides improved system bus operation for transfer of data from memory.

摘要翻译： 具有统一环境和分布式系统功能的对称多处理系统为系统中的所有功能单元提供统一的地址空间，同时在系统的功能单元上分配各种系统功能的执行，每个功能单元承担其自身方面的责任 操作。 此外，该系统提供改进的系统总线操作，用于从存储器传输数据。

公开(公告)号：US5522069A

公开(公告)日：1996-05-28

申请号：US258750

申请日：1994-06-10

申请人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F. Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner ,  William S. Wu ,  Norman J. Rasmussen ,  Suresh K. Marisetty ,  Puthiya K. Nizar

发明人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F. Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner ,  William S. Wu ,  Norman J. Rasmussen ,  Suresh K. Marisetty ,  Puthiya K. Nizar

IPC分类号： G06F12/08 ,  G06F13/16 ,  G06F13/368 ,  G06F13/00

CPC分类号： G06F13/1657 ,  G06F12/0831 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/368

摘要： A symmetric multiprocessing system with a unified environment and distributed system functions provides unified address space for all functional units in the system while distributing the execution of various system functions over the functional units of the system whereby each functional unit assumes responsibility for its own aspects of these operations. In addition, the system provides improved system bus operation for transfer of data from memory.

公开(公告)号：US06311286B1

公开(公告)日：2001-10-30

申请号：US08258752

申请日：1994-06-10

申请人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner

发明人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner

IPC分类号： G06F926

CPC分类号： G06F13/1657 ,  G06F12/0831 ,  G06F13/1689 ,  G06F13/1694 ,  G06F13/368

摘要： The invention is directed to a memory controller for use with memory having varying timing characteristics. In particular, the timing characteristics of the various memory devices are determined and used to generate timing signals commensurate with each particular memory device.

摘要翻译： 本发明涉及一种与具有不同时序特征的存储器一起使用的存储器控​​制器。 具体地，确定各种存储器件的定时特性并用于产生与每个特定存储器件相称的定时信号。

公开(公告)号：US5809340A

公开(公告)日：1998-09-15

申请号：US909745

申请日：1997-08-12

申请人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F. Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner ,  William S. Wu ,  Norman J. Rasmussen ,  Suresh K. Marisetty ,  Puthiya K. Nizar

发明人： James F. Bertone ,  Bruno DiPlacido, Jr. ,  Thomas F. Joyce ,  Martin Massucci ,  Lance J. McNally ,  Thomas L. Murray, Jr. ,  Chester M. Nibby, Jr. ,  Michelle A. Pence ,  Marc Sanfacon ,  Jian-Kuo Shen ,  Jeffrey S. Somers ,  G. Lewis Steiner ,  William S. Wu ,  Norman J. Rasmussen ,  Suresh K. Marisetty ,  Puthiya K. Nizar

IPC分类号： G06F12/08 ,  G06F13/16 ,  G06F13/368

CPC分类号： G06F13/1694 ,  G06F12/0831 ,  G06F13/1657 ,  G06F13/1689 ,  G06F13/368

摘要： Timing calculator means in a computer system are used to adaptively generate an appropriate access signal, to one of a plurality of memory types, based on first and second timing control values, wherein the first timing control value represents information specific to and limited to the start of a memory operation and wherein the second timing control value represents information representing other timing events. That is, the state machine of the present invention requires a distinct starting control value, separate from other timing values, for calculation of appropriate memory access parameters.

摘要翻译： 基于第一和第二定时控制值，计算机系统中的定时计算器装置被用于自适应地生成适合多种存储器类型的存取信号，其中第一定时控制值表示特定于并限于开始的信息 并且其中所述第二定时控制值表示表示其他定时事件的信息。 也就是说，本发明的状态机需要与其他定时值分开的独特的启动控制值，用于计算适当的存储器访问参数。

公开(公告)号：US6098131A

公开(公告)日：2000-08-01

申请号：US72410

申请日：1998-05-04

申请人： Dave Unger ,  David J. Berman ,  Christopher Grobicki ,  Lance J. McNally ,  Mark Shufelt ,  John Ulm

发明人： Dave Unger ,  David J. Berman ,  Christopher Grobicki ,  Lance J. McNally ,  Mark Shufelt ,  John Ulm

IPC分类号： H05K7/14 ,  G06F13/14

CPC分类号： H05K7/1435

摘要： A network apparatus having a chassis with an external network data port and a removable electronic module coupled to the network data port through an internal data port when the removable electronic module is present in the chassis. The chassis may also provide power, radio frequency (RF), data bus, and other types of electrical and data connections to the electronic module through the use of additional internal ports. The apparatus may additionally be connected to others via a data bus, and be included as part of a rack-mounted system. The electronic module may be inserted and removed from the chassis while electrical power is applied to the chassis.

摘要翻译： 一种网络设备，具有具有外部网络数据端口的机箱和可拆卸电子模块，当可拆卸电子模块存在于机架中时，该电子模块通过内部数据端口耦合到网络数据端口。 机箱还可以通过使用额外的内部端口向电子模块提供电力，射频（RF），数据总线以及其他类型的电气和数据连接。 该装置还可以经由数据总线连接到其他装置，并且被包括为机架安装系统的一部分。 当电力被施加到底盘时，可以将电子模块从机架插入和移除。