公开(公告)号：US20080238448A1

公开(公告)日：2008-10-02

申请号：US11731240

申请日：2007-03-30

申请人： Michael T. Moore ,  Marcus Kramer

发明人： Michael T. Moore ,  Marcus Kramer

IPC分类号： G10H3/14

CPC分类号： G10H3/146 ,  G10H3/10

摘要： A percussion instrument data generating system can include a plurality of capacitance sensors coupled to the at least a first surface. A controller section can includes a plurality of switches for selectively connecting each capacitance sensor to a sense node. A capacitance sense circuit can be coupled to the common sense node and can measures a capacitance presented at the common sense node. An encoder section that generates a position value for a sensed input event based that varies according to which capacitance sensor detects the input event.

摘要翻译： 打击乐器数据产生系统可以包括耦合到至少第一表面的多个电容传感器。 控制器部分可以包括多个开关，用于将每个电容传感器选择性地连接到感测节点。 电容检测电路可以耦合到常识节点，并且可以测量在常识节点处呈现的电容。 编码器部分，其基于哪个电容传感器检测到输入事件而变化的感测输入事件的位置值。

公开(公告)号：US06690224B1

公开(公告)日：2004-02-10

申请号：US09893161

申请日：2001-06-27

申请人： Michael T. Moore

发明人： Michael T. Moore

IPC分类号： G06F104

CPC分类号： G06F1/08 ,  G06F1/06 ,  H03L7/06

摘要： An apparatus including a clock generating circuit and a programmable logic circuit. The clock generating circuit may be configured to generate one or more output signals in response to a reference signal and one or more control signals, wherein the output signals each have a frequency and a phase that are dynamically variable. The programmable logic circuit may be configured to generate one or more of the control signals and receive the one or more output signals.

摘要翻译： 一种包括时钟发生电路和可编程逻辑电路的装置。 时钟发生电路可以被配置为响应于参考信号和一个或多个控制信号而产生一个或多个输出信号，其中输出信号各自具有动态可变的频率和相位。 可编程逻辑电路可以被配置为产生一个或多个控制信号并接收一个或多个输出信号。

公开(公告)号：US06538468B1

公开(公告)日：2003-03-25

申请号：US09629916

申请日：2000-07-31

申请人： Michael T. Moore

发明人： Michael T. Moore

IPC分类号： H03K738

CPC分类号： G06F9/4411 ,  H03K19/1776 ,  H03K19/17772 ,  H03K19/17796

摘要： According to one embodiment, a programmable logic assembly (200) may include a nonvolatile memory devices (202-0 and 202-1) coupled to an associated volatile programmable logic device (PLD) (204). Each nonvolatile memory device (202-0 and 202-1) may store different configuration data for a volatile PLD (204). Upon a predetermined event, such as powerup or reset, one of the nonvolatile memory devices (202-0 and 202-1) may be selected and its configuration data read into a volatile PLD (204).

摘要翻译： 根据一个实施例，可编程逻辑组件（200）可以包括耦合到相关联的易失性可编程逻辑器件（PLD）（204）的非易失性存储器件（202-0和202-1）。 每个非易失性存储器件（202-0和202-1）可以存储用于易失性PLD（204）的不同配置数据。 在诸如上电或复位的预定事件之后，可以选择非易失性存储器件（202-0和202-1）中的一个，并将其配置数据读入易失性PLD（204）。

公开(公告)号：US06452417B1

公开(公告)日：2002-09-17

申请号：US09834219

申请日：2001-04-12

申请人： Michael T. Moore

发明人： Michael T. Moore

IPC分类号： G06F738

CPC分类号： H03K19/1737

摘要： An I/O cell of a programmable logic device comprising a register, a first multiplexer, a second multiplexer, and a third multiplexer. The first multiplexer may be configured to present one of a plurality of signals to a data input of the register in response to a control signal. The second multiplexer may be configured to select either an output signal from the register or an external input signal in response to the control signal. The third multiplexer may be configured to select one of a number of inputs for presentation as an output signal of the I/O cell in response to the control signal. The register may be configured as an internal register of the programmable logic device when the I/O cell is configured to receive a combinatorial input signal and/or present a combinatorial output signal.

摘要翻译： 包括寄存器，第一多路复用器，第二多路复用器和第三多路复用器的可编程逻辑器件的I / O单元。 第一多路复用器可以被配置为响应于控制信号将多个信号中的一个呈现给寄存器的数据输入。 第二多路复用器可以被配置为响应于控制信号选择来自寄存器的输出信号或外部输入信号。 第三多路复用器可以被配置为响应于控制信号来选择要呈现的多个输入中的一个作为I / O单元的输出信号。 当I / O单元被配置为接收组合输入信号和/或呈现组合输出信号时，寄存器可被配置为可编程逻辑器件的内部寄存器。

公开(公告)号：US4383859A

公开(公告)日：1983-05-17

申请号：US264760

申请日：1981-05-18

申请人： Michael T. Moore ,  John M. Olson ,  Donald A. Stremel

发明人： Michael T. Moore ,  John M. Olson ,  Donald A. Stremel

IPC分类号： C09D11/00 ,  C09D11/02

CPC分类号： C09D11/30 ,  Y10S260/38

摘要： An ink jet printing ink is first formulated in concentrated form, and in this form it is subjected to stressful operating conditions such as an elevated temperature. This stress causes particle formation. After filtration to remove these particles, the final ink formulation is prepared, including for the first time ingredients which inhibit particle formation.

摘要翻译： 喷墨印刷油墨首先以浓缩形式配制，并且以这种形式经受压力操作条件如升高的温度。 这种压力导致颗粒形成。 过滤除去这些颗粒后，制备最终的油墨配方，首次包括抑制颗粒形成的成分。

公开(公告)号：US4307167A

公开(公告)日：1981-12-22

申请号：US126912

申请日：1980-03-03

申请人： Larry D. Bowden ,  Robert B. Champ ,  Michael T. Moore

发明人： Larry D. Bowden ,  Robert B. Champ ,  Michael T. Moore

IPC分类号： G03G5/06

CPC分类号： G03G5/0679

摘要： A layered electrophotographic plate having a triaryl pyrazoline containing charge transport layer and a charge generation layer having a photogenerating dye of the composition: ##STR1##

摘要翻译： 具有含三芳基吡唑啉的电荷输送层和电荷产生层的层状电子照相板具有下列组成的光生染料：＆lt; IMAGE＆gt;

公开(公告)号：US20080236374A1

公开(公告)日：2008-10-02

申请号：US11731449

申请日：2007-03-30

申请人： Marcus Kramer ,  Michael T. Moore

发明人： Marcus Kramer ,  Michael T. Moore

IPC分类号： G10H3/10

CPC分类号： G10H1/342 ,  G10H1/0016 ,  G10H2220/301

摘要： An electronic system can generate music related data based on capacitive sensed inputs. The system can include a plurality of capacitance sensor inputs for receiving connection to a plurality of capacitance sensors. At least one activation input can be included for receiving at least one activation signal generated in response to a physical action on the system. A control section can be coupled to the capacitive sensor inputs and the at least one activation input, the control section including at least one processor for sensing the capacitance at each capacitive sense input and generating sense position information therefrom.

摘要翻译： 电子系统可以基于电容感测输入产生音乐相关数据。 该系统可以包括用于接收与多个电容传感器的连接的多个电容传感器输入。 可以包括至少一个激活输入用于接收响应于系统上的物理动作而生成的至少一个激活信号。 控制部分可以耦合到电容传感器输入和至少一个激活输入，该控制部分包括至少一个处理器，用于感测每个电容感测输入处的电容，并从中产生感测位置信息。

公开(公告)号：US06839873B1

公开(公告)日：2005-01-04

申请号：US09602938

申请日：2000-06-23

申请人： Michael T. Moore

发明人： Michael T. Moore

IPC分类号： G01R31/317 ,  G01R31/3185 ,  G01R31/28

CPC分类号： G01R31/31701 ,  G01R31/31704 ,  G01R31/318516

摘要： According to one embodiment, a programmable logic assembly (200) may include a nonvolatile memory (202) may be coupled to an associated volatile programmable logic device (PLD) (204). Built-in-self-test (BIST) data (208) may be stored in a nonvolatile memory (202) that places the volatile PLD (204) in a self-test configuration. If a volatile PLD (204) passes a self-test, user data (210) may be stored in a nonvolatile memory (202) that places a volatile PLD (204) into a user determined configuration.

摘要翻译： 根据一个实施例，可编程逻辑组件（200）可以包括非易失性存储器（202）可以耦合到相关联的易失性可编程逻辑器件（PLD）（204）。 内置自检（BIST）数据（208）可以存储在将易失性PLD（204）置于自检配置中的非易失性存储器（202）中。 如果易失性PLD（204）通过自检，则可将用户数据（210）存储在将易失性PLD（204）置于用户确定的配置中的非易失性存储器（202）中。

公开(公告)号：US07017097B1

公开(公告)日：2006-03-21

申请号：US10253960

申请日：2002-09-24

申请人： Michael T. Moore ,  Victor So ,  Pankaj K. Jha

发明人： Michael T. Moore ,  Victor So ,  Pankaj K. Jha

IPC分类号： G01R31/28

CPC分类号： G01R31/318364 ,  G01R31/318328

摘要： An apparatus generally comprising a circuit and an interface device is disclosed. The circuit may be configured to (i) generate a plurality of test signals to simultaneously stimulate a device and a model of the device during a test and (ii) receive a plurality of model signals generated by the model in response to the test signals. The interface device may be configured to receive a plurality of device signals generated by the device in response the test signals.

摘要翻译： 公开了一种通常包括电路和接口装置的装置。 电路可以被配置为（i）产生多个测试信号，以在测试期间同时刺激设备和模型，以及（ii）响应于测试信号接收由模型产生的多个模型信号。 接口设备可以被配置为响应于测试信号而接收由设备产生的多个设备信号。

公开(公告)号：US06912601B1

公开(公告)日：2005-06-28

申请号：US09605325

申请日：2000-06-28

申请人： Michael T. Moore

发明人： Michael T. Moore

IPC分类号： G06F3/00 ,  G06F17/50

CPC分类号： G06F17/5054

摘要： An apparatus comprising a wireless transceiver and a programmable logic circuit. The wireless transceiver may be coupled to the programmable logic circuit. The programmable logic circuit may comprise a programmable logic device, a processor, and a memory circuit, implemented in a single integrated circuit package.

摘要翻译： 一种包括无线收发器和可编程逻辑电路的装置。 无线收发器可以耦合到可编程逻辑电路。 可编程逻辑电路可以包括在单个集成电路封装中实现的可编程逻辑器件，处理器和存储器电路。