利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

23 条记录 (耗时 0.032 秒)

    Backplane interface adapter
    4.
    发明授权
    Backplane interface adapter 有权
    背板接口适配器

    公开(公告)号：US07978702B2

    公开(公告)日：2011-07-12

    申请号：US12372390

    申请日：2009-02-17

    申请人： Andrew Chang ,  Ronak Patel ,  Ming G. Wong

    发明人： Andrew Chang ,  Ronak Patel ,  Ming G. Wong

    IPC分类号： H04L12/28 ,  H04L12/56 ,  H04L12/54 ,  H04L1/00

    CPC分类号： H04L49/25 ,  H04L47/50 ,  H04L47/6225 ,  H04L49/153 ,  H04L49/1538 ,  H04L49/30 ,  H04L49/3063 ,  H04L49/352 ,  H04L49/90 ,  H04L49/901 ,  Y10S370/907

    摘要： A backplane interface adapter for a network switch. The backplane interface adapter includes at least one receiver that receives input cells carrying packets of data; at least one cell generator that generates encoded cells which include the packets of data from the input cells; and at least one transmitter that transmits the generated cells to a switching fabric. The cell includes a destination slot identifier that identifies a slot of the switching fabric towards which the respective input cell is being sent. The generated cells include in-band control information.

    摘要翻译： 用于网络交换机的背板接口适配器。 背板接口适配器包括至少一个接收器，接收携带数据包的输入单元; 至少一个单元发生器，其生成包括来自输入单元的数据分组的编码单元; 以及至少一个将生成的小区发送到交换结构的发射机。 小区包括目的地时隙标识符，其标识正在发送相应输入小区的交换结构的时隙。 所生成的小区包括带内控制信息。

    High-performance network switch
    5.
    发明授权
    High-performance network switch 有权
    高性能网络交换机

    公开(公告)号：US07206283B2

    公开(公告)日：2007-04-17

    申请号：US10736680

    申请日：2003-12-17

    申请人： Andrew Chang ,  Ronak Patel ,  Ming G Wong

    发明人： Andrew Chang ,  Ronak Patel ,  Ming G Wong

    IPC分类号： H04Q11/00

    CPC分类号： H04L49/101 ,  H04L49/153 ,  H04L49/1538 ,  H04L49/3072 ,  H04L49/351 ,  H04L49/608

    摘要： The present invention provides a high-performance network switch. A digital switch has a plurality of blades coupled to a switching fabric via serial pipes. Serial link technology is used in the switching fabric. Each blade outputs serial data streams with in-band control information in multiple stripes to the switching fabric. The switching fabric includes a plurality of cross points corresponding to the multiple stripes. In one embodiment five stripes and five cross points are used. Each blade has a backplane interface adapter (BIA). One or more integrated bus translators (IBTs) and/or source packet processors are coupled to a BIA. An encoding scheme for packets of data carried in wide striped cells is provided.

    摘要翻译： 本发明提供一种高性能网络交换机。 数字开关具有通过串联管耦合到开关结构的多个叶片。 串行链路技术用于交换结构。 每个刀片将串行数据流以多条带的带内控制信息输出到交换结构。 交换结构包括对应于多个条带的多个交叉点。 在一个实施例中，使用五个条纹和五个交叉点。 每个刀片都有一个背板接口适配器（BIA）。 一个或多个集成总线转换器（IBT）和/或源分组处理器耦合到BIA。 提供了一种用于在宽条带单元格中携带的数据分组的编码方案。

    Small, fast CMOS 4-2 carry-save adder cell
    6.
    发明授权
    Small, fast CMOS 4-2 carry-save adder cell 失效
    小型，快速的CMOS 4-2进位存储加法器单元

    公开(公告)号：US5818747A

    公开(公告)日：1998-10-06

    申请号：US882364

    申请日：1997-06-25

    申请人： Ming G. Wong

    发明人： Ming G. Wong

    IPC分类号： G06F7/50 ,  G06F7/504

    CPC分类号： G06F7/5045 ,  G06F2207/4812

    摘要： A CMOS 4-2 carry-save adder cell implementation. A XNOR gate is used in the computation of SUM and CARRY. By using an XNOR gate, there are no possible input permutations which will cause any output in the SUM logic to be driven by two P-channel devices in series. The final XOR function needed to compute the SUM output is performed by a 2-to-1 multiplexor and two inverters. The maximum resistance from input to output of the 2-to-1 multiplexor is relatively low, and the worst case is when the CIN input drives through the transmission gate. The input capacitances are very low. The maximum load driven by the output is low because the output never drives through the drains of any transistors. Instead, the output drives only the gates of four transistors to implement the XOR function. A single 8-transistor complex gate and an inverter are used to calculate COUT. The transistors in the complex gate can be made relatively small, thus minimizing the input capacitance. A complex gate is used to implement the logic function .about.((IN0 & IN1)+(IN2 & IN3)). The output of this complex gate is double buffered using two inverters. Minimum size transistors for the complex gate further minimize the input capacitances and reduce the area needed to lay out the gate. All the outputs are driven by final inverters to provide strong, clean outputs.

    摘要翻译： CMOS 4-2进位保存加法器单元实现。 XNOR门用于计算SUM和CARRY。 通过使用XNOR门，没有可能的输入排列，这将导致SUM逻辑中的任何输出由串联的两个P沟道器件驱动。 计算SUM输出所需的最终XOR功能由2对1多路复用器和2个逆变器进行。 2到1多路复用器的输入到输出的最大电阻相对较低，最坏的情况是当CIN输入驱动通过传输门。 输入电容非常低。 输出驱动的最大负载很低，因为输出不会驱动任何晶体管的漏极。 相反，输出仅驱动四个晶体管的栅极来实现XOR功能。 单个8晶体管复合栅极和反相器用于计算COUT。 可以使复门中的晶体管相对较小，从而最小化输入电容。 复合门用于实现逻辑函数DIFFERENCE（（IN0＆IN1）+（IN2＆IN3））。 这个复合门的输出使用两个逆变器进行双缓冲。 复门的最小尺寸晶体管进一步最小化输入电容，并减少放置栅极所需的面积。 所有输出由最终逆变器驱动，以提供强大，干净的输出。

    Backplane Interface Adapter
    8.
    发明申请
    Backplane Interface Adapter 审中-公开
    背板接口适配器

    公开(公告)号：US20120026868A1

    公开(公告)日：2012-02-02

    申请号：US13152715

    申请日：2011-06-03

    申请人： Andrew Chang ,  Ronak Patel ,  Ming G. Wong

    发明人： Andrew Chang ,  Ronak Patel ,  Ming G. Wong

    IPC分类号： H04L1/00 ,  H04L5/14 ,  H04L12/56

    CPC分类号： H04L49/25 ,  H04L47/50 ,  H04L47/6225 ,  H04L49/153 ,  H04L49/1538 ,  H04L49/30 ,  H04L49/3063 ,  H04L49/352 ,  H04L49/90 ,  H04L49/901 ,  Y10S370/907

    摘要： A backplane interface adapter for a network switch. The backplane interface adapter includes at least one receiver that receives input cells carrying packets of data; at least one cell generator that generates encoded cells which include the packets of data from the input cells; and at least one transmitter that transmits the generated cells to a switching fabric. The cell includes a destination slot identifier that identifies a slot of the switching fabric towards which the respective input cell is being sent. The generated cells include in-band control information.

    摘要翻译： 用于网络交换机的背板接口适配器。 背板接口适配器包括至少一个接收器，接收携带数据包的输入单元; 至少一个单元发生器，其生成包括来自输入单元的数据分组的编码单元; 以及至少一个将生成的小区发送到交换结构的发射机。 小区包括目的地时隙标识符，其标识正在发送相应输入小区的交换结构的时隙。 所生成的小区包括带内控制信息。