公开(公告)号：US5761451A

公开(公告)日：1998-06-02

申请号：US433397

申请日：1995-05-04

Applicant: Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

Inventor： Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

IPC: G06F13/18 ,  G06F13/16 ,  G06F13/368 ,  G06F13/378 ,  H01J13/00

CPC classification number: G06F13/378 ,  G06F13/1652 ,  G06F13/368

Abstract: A system having several active (master) and passive (slave) bus users (processors), each of which is allocated a memory with its own memory area. Each bus user has read access to its own memory area and each active (master) bus user has write access to every memory area. A control line is provided for sending a control signal which indicates to the active (master) bus users accessing the memory areas whether data have already been written into the memory areas. The control signal has dominant and recessive states. Outside of the access cycles, all bus users generate a dominant state. During a cycle of access to memory areas, only the bus users in whose memory areas the data have not yet been written, generate such a signal. The system may be used in automation systems.

Abstract translation: PCT No.PCT / DE93 / 01042 Sec。 371日期：1995年5月4日 102（e）日期1995年5月4日PCT提交1993年10月29日PCT公布。 公开号WO94 / 10632 日期1994年5月11日具有几个主（主）和无源（从））总线用户（处理器）的系统，其中每个被分配有具有其自己的存储区的存储器。 每个总线用户具有对其自己的存储区域的读取访问权限，并且每个活动（主）总线用户具有对每个存储器区域的写入访问。 提供控制线，用于发送控制信号，该控制信号指示对存储区域的有效（主）总线用户是否已经将数据写入存储区域。 控制信号具有显性和隐性状态。 在访问周期之外，所有总线用户都产生主导状态。 在访问存储器区域的周期期间，只有其存储区域中的数据尚未被写入的总线用户才产生这样的信号。 该系统可用于自动化系统。

公开(公告)号：US5608882A

公开(公告)日：1997-03-04

申请号：US436403

申请日：1995-05-22

Applicant: Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

Inventor： Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

IPC: G06F3/00 ,  G06F13/40 ,  G06F13/00

CPC classification number: G06F13/4018

Abstract: An arrangement for transmitting data over a bus (2, 6, 7) has a central unit (1, 4, 5) which initiates data transmission and one or several peripheral units (3, 8, 9) linked to each other by the bus. In at least one of the components, besides first control lines and data lines for transmitting a data word having a first data width, further control lines and further data lines for transmitting a data word having a second data width are also provided. These are designed in such a way that components with different data bus widths can communicate with each other by transmission of data words having the smallest existent data width. In automation equipment, the invention allows any combination of components of different classes of capacity.

Abstract translation: PCT No.PCT / DE93 / 01098 Sec。 371日期：1995年5月22日 102（e）日期1995年5月22日PCT提交1993年11月18日PCT公布。 公开号WO94 / 12936 日期1994年6月9日用于通过总线（2,6,7）发送数据的布置具有启动数据传输的中央单元（1,4,5）和与数据传输相关联的一个或多个外围单元（3,8,9） 乘坐公共汽车。 在至少一个部件中，除了用于发送具有第一数据宽度的数据字的第一控制线和数据线之外，还提供用于发送具有第二数据宽度的数据字的另外的控制线和另外的数据线。 这些设计使得具有不同数据总线宽度的组件可以通过传输具有最小存在数据宽度的数据字来相互通信。 在自动化设备中，本发明允许不同类别容量的组件的任何组合。

公开(公告)号：US5692133A

公开(公告)日：1997-11-25

申请号：US454165

申请日：1995-07-20

Applicant: Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

Inventor： Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

IPC: G06F13/362 ,  G05B19/042 ,  G05B19/05 ,  G06F13/36 ,  G06F13/374 ,  G06F13/40 ,  G06F13/00

CPC classification number: G06F13/374 ,  G05B19/0423 ,  G05B19/054 ,  G05B2219/21049 ,  G05B2219/21051 ,  G05B2219/21052 ,  G05B2219/21071 ,  G05B2219/25259

Abstract: The invention relates to an arrangement for running a system bus in a device such as a programmable controller. The arrangement includes a number of card slots interconnected via a system bus with data and control lines, and via address lines. A number of functional units may be plugged into the card slots. One or more of the functional units may be adapted for read and/or write access (e.g., a CPU component), and each functional unit so-configured includes an arbiter capable of managing the system bus. At system startup, one of the arbiters is activated to manage the system bus while the other arbiters remain passive. The functional units may advantageously be plugged into any of the card slots; that is, there is no need to have a particular card slot dedicated to running the system bus.

Abstract translation: PCT No.PCT / DE93 / 01185 Sec。 371日期1995年7月20日 102（e）日期1995年7月20日PCT 1993年12月10日PCT PCT。 公开号WO94 / 14120 PCT 日期1994年6月23日本发明涉及一种用于在诸如可编程控制器的设备中运行系统总线的布置。 该装置包括通过系统总线与数据和控制线以及经由地址线互连的若干卡槽。 许多功能单元可以插入到卡插槽中。 一个或多个功能单元可以适于读取和/或写入访问（例如，CPU组件），并且所配置的每个功能单元包括能够管理系统总线的仲裁器。 在系统启动时，其中一个仲裁器被激活以管理系统总线，而其他仲裁器保持被动。 功能单元可以有利地插入任何卡槽中; 也就是说，不需要专门用于运行系统总线的特定卡槽。

公开(公告)号：US5617309A

公开(公告)日：1997-04-01

申请号：US424381

申请日：1995-05-04

Applicant: Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

Inventor： Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

IPC: G06F13/42 ,  G06F13/14 ,  G06F13/368 ,  G06F13/378 ,  G06F19/00

CPC classification number: G06F13/368 ,  G06F13/378

Abstract: A configuration for data transfer with a parallel bus system including an address bus, a data bus and a control bus and with several units interfacing with them. A first control line is used to send an acknowledge signal with which one or more units addressed by a first unit acknowledge accesses in access cycles. A second control line is used to detect addressing errors and accesses to non-existing units and to carry a signal ready control signal to the first unit from the others indicating whether one of the interfaced units was addressed. To do so, the signal ready control signal has dominant and recessive states. During an access cycle, only addressed units generate a dominant state. The control signal is also used for synchronous multipoint access. The invention can be used in bus systems.

Abstract translation: PCT No.PCT / DE93 / 01037 Sec。 371日期：1995年5月4日 102（e）日期1995年5月4日PCT提交1993年10月29日PCT公布。 公开号WO94 / 10631 日期1994年5月11日一种用于并行总线系统的数据传输配置，包括地址总线，数据总线和控制总线，并具有与其连接的多个单元。 第一控制线用于发送确认信号，由访问周期中由第一单元寻址的一个或多个单元确认访问。 第二控制线用于检测寻址错误和对不存在的单元的访问，并且将来自其他单元的信号就绪控制信号传送到第一单元，指示接口单元之一是否被寻址。 为此，信号就绪控制信号具有主导和隐性状态。 在访问周期中，只有寻址单元才能产生主导状态。 控制信号也用于同步多点接入。 本发明可用于公共汽车系统。

公开(公告)号：US4656471A

公开(公告)日：1987-04-07

申请号：US695269

申请日：1985-01-28

Applicant: Karl Hanss ,  Karl Schupp ,  Siegfried Block

Inventor： Karl Hanss ,  Karl Schupp ,  Siegfried Block

IPC: G06F11/00 ,  G06F13/40 ,  H04L12/40 ,  G08C25/00

CPC classification number: G06F13/4072 ,  G06F11/004 ,  H04L12/40032 ,  H04L12/40169

Abstract: In bus systems, the subscriber stations transmitter/receiver of which each are connected to a bus line via a transmitter/receiver in a low impedance state, the problem exists that in the event of a disturbance of a transmitter or a short circuit at a transmitter, the bus line is coupled to a constant potential and thereby blocked. In order to prevent this, electronic switches which are switched into conduction only during transmission and have otherwise high impedance are connected between the outputs of the transmitters and the bus line.

Abstract translation: 在总线系统中，用户站发射机/接收机各自通过低阻抗状态的发射机/接收机连接到总线，但存在发射机干扰或发射机短路情况的问题 总线线路被耦合到一个恒定的电位并由此被阻塞。 为了防止这种情况，仅在传输期间被切换为导通并且具有其他高阻抗的电子开关连接在发射器的输出和总线之间。

公开(公告)号：US5604872A

公开(公告)日：1997-02-18

申请号：US436249

申请日：1995-05-17

Applicant: Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

Inventor： Michael Abert ,  Siegfried Block ,  Johannes Bozenhardt ,  Franz Leigsnering ,  Werner Pfatteicher ,  Franz-Clemens Schewe

IPC: G06F12/06 ,  G06F1/16 ,  G06F9/06

CPC classification number: G06F12/0661

Abstract: An arrangement with a plurality of plug points which are interconnected via a system bus having data and control lines, address lines taken to connections of the plug points, one of which is connected to a selector terminal, and plug-in functional units, at least one of which has contacts for connecting the address lines to this unit and each of the remaining functional units has contacts for connecting the unit to the selector terminal of the plug point. Units performing read and write functions can be fitted at any plug point in such an arrangement. The invention is applicable in store-programmable controls.

Abstract translation: PCT No.PCT / DE93 / 01097 Sec。 371日期1995年5月17日 102（e）日期1995年5月17日PCT 1993年11月18日PCT公布。 第WO94 / 11827号公报 日期1994年5月26日具有通过具有数据和控制线的系统总线相互连接的多个插头点的布置，被连接到插头点的连接的地址线，其中一个连接到选择器端子，以及插件功能 单元，其中至少一个具有用于将地址线连接到该单元的触点，并且每个剩余的功能单元具有用于将单元连接到插头点的选择器端子的触点。 执行读写功能的单元可以安装在任何插头点上。 本发明适用于存储可编程控制。