公开(公告)号：US07521348B2

公开(公告)日：2009-04-21

申请号：US11871877

申请日：2007-10-12

申请人： Sung-Hyun Kwon ,  Jae-Hwang Sim ,  Dong-Hwa Kwak ,  Joo-Young Kim

发明人： Sung-Hyun Kwon ,  Jae-Hwang Sim ,  Dong-Hwa Kwak ,  Joo-Young Kim

IPC分类号： H01L21/44

CPC分类号： H01L21/3086 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A method for fabricating a semiconductor device having fine contact holes is exemplarily disclosed. The method includes forming an isolation layer defining active regions on a semiconductor substrate. An interlayer dielectric layer is formed on the semiconductor substrate having the isolation layer. First molding patterns are formed on the interlayer dielectric layer. Second molding patterns positioned between the first molding patterns and spaced apart therefrom are also formed. A mask pattern surrounding sidewalls of the first and second molding patterns is formed. Openings are formed by removing the first and second molding patterns. Contact holes are formed by etching the interlayer dielectric layer using the mask pattern as an etching mask.

摘要翻译： 示例性地公开了一种制造具有精细接触孔的半导体器件的方法。 该方法包括在半导体衬底上形成限定有源区的隔离层。 在具有隔离层的半导体衬底上形成层间电介质层。 在层间电介质层上形成第一成型图案。 还形成了位于第一模制图案之间并与之间隔开的第二模制图案。 形成围绕第一和第二模制图案的侧壁的掩模图案。 通过去除第一和第二模制图案形成开口。 通过使用掩模图案作为蚀刻掩模蚀刻层间电介质层来形成接触孔。

公开(公告)号：US20080096391A1

公开(公告)日：2008-04-24

申请号：US11871877

申请日：2007-10-12

申请人： Sung-Hyun KWON ,  Jae-Hwang SIM ,  Dong-Hwa KWAK ,  Joo-Young KIM

发明人： Sung-Hyun KWON ,  Jae-Hwang SIM ,  Dong-Hwa KWAK ,  Joo-Young KIM

IPC分类号： H01L21/311

CPC分类号： H01L21/3086 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A method for fabricating a semiconductor device having fine contact holes is exemplary disclosed. The method includes forming an isolation layer defining active regions on a semiconductor substrate. An interlayer dielectric layer is formed on the semiconductor substrate having the isolation layer. First molding patterns are formed on the interlayer dielectric layer. Second molding patterns positioned between the first molding patterns and spaced apart therefrom are also formed. A mask pattern surrounding sidewalls of the first and second molding patterns is formed. Openings are formed by removing the first and second molding patterns. Contact holes are formed by etching the interlayer dielectric layer using the mask pattern as an etching mask.

摘要翻译： 公开了一种制造具有精细接触孔的半导体器件的方法。 该方法包括在半导体衬底上形成限定有源区的隔离层。 在具有隔离层的半导体衬底上形成层间电介质层。 在层间电介质层上形成第一成型图案。 还形成了位于第一模制图案之间并与之间隔开的第二模制图案。 形成围绕第一和第二模制图案的侧壁的掩模图案。 通过去除第一和第二模制图案形成开口。 通过使用掩模图案作为蚀刻掩模蚀刻层间电介质层来形成接触孔。

公开(公告)号：US07772069B2

公开(公告)日：2010-08-10

申请号：US12074992

申请日：2008-03-07

申请人： Sang-Yong Park ,  Sung-Hyun Kwon ,  Jae-Hwang Sim ,  Keon-Soo Kim ,  Jae-Kwan Park

发明人： Sang-Yong Park ,  Sung-Hyun Kwon ,  Jae-Hwang Sim ,  Keon-Soo Kim ,  Jae-Kwan Park

IPC分类号： H01L21/336

CPC分类号： H01L27/11521 ,  H01L21/0334 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L27/11524 ,  H01L27/11568

摘要： A method of forming a semiconductor device is provided. A plurality of first guide patterns are formed on a substrate. A mask layer is conformally formed on the substrate. Second guide patterns are formed in empty regions on respective sides of the first guide patterns. The mask layer is planarized and the first and second guide patterns are removed. The mask layer is etched by an anisotropic etching process.

摘要翻译： 提供一种形成半导体器件的方法。 多个第一引导图案形成在基板上。 掩模层在基底上共形地形成。 第二引导图案形成在第一引导图案的相应侧上的空白区域中。 掩模层被平坦化，并且去除第一和第二引导图案。 通过各向异性蚀刻工艺蚀刻掩模层。

公开(公告)号：US20080227258A1

公开(公告)日：2008-09-18

申请号：US12074992

申请日：2008-03-07

申请人： Sang-Yong Park ,  Sung-Hyun Kwon ,  Jae-Hwang Sim ,  Keon-Soo Kim ,  Jae-Kwan Park

发明人： Sang-Yong Park ,  Sung-Hyun Kwon ,  Jae-Hwang Sim ,  Keon-Soo Kim ,  Jae-Kwan Park

IPC分类号： H01L21/336 ,  H01L21/31

CPC分类号： H01L27/11521 ,  H01L21/0334 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L27/11524 ,  H01L27/11568

摘要： Methods of forming a semiconductor device include forming a mask layer on a semiconductor substrate. The mask layer has vertically and horizontally extending portions. The vertically extending portions have a thickness selected to provide a desired line width to an underlying structure to be formed using the mask layer and a height greater than a height of the horizontally extending portions. The underlying structure is formed using the mask layer.

摘要翻译： 形成半导体器件的方法包括在半导体衬底上形成掩模层。 掩模层具有垂直和水平延伸的部分。 垂直延伸部分具有选择的厚度，以使要使用掩模层形成的下层结构和高于水平延伸部分的高度的高度提供期望的线宽。 使用掩模层形成底层结构。