利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

26 条记录 (耗时 0.012 秒)

    SEMICONDUCTOR INTEGRATED CIRCUIT
    1.
    发明申请
    SEMICONDUCTOR INTEGRATED CIRCUIT 有权
    半导体集成电路

    公开(公告)号：US20120155211A1

    公开(公告)日：2012-06-21

    申请号：US13403014

    申请日：2012-02-23

    申请人： NORIHIKO SUMITANI ,  TOSHIO TERANO

    发明人： NORIHIKO SUMITANI ,  TOSHIO TERANO

    IPC分类号： G11C8/08

    CPC分类号： G11C11/413 ,  G11C8/08

    摘要： A memory macro includes: a plurality of memory cells arranged in a matrix; a plurality of word lines corresponding to rows of the plurality of memory cells; and a plurality of word line drivers configured to drive the plurality of word lines. The voltage of the word lines in their activated state is set to vary with threshold voltage characteristics of a p-channel transistor and an n-channel transistor.

    摘要翻译： 存储器宏包括：以矩阵排列的多个存储单元; 对应于多个存储单元的行的多个字线; 以及配置成驱动多个字线的多个字线驱动器。 在其激活状态下的字线的电压被设定为随p沟道晶体管和n沟道晶体管的阈值电压特性而变化。

    Semiconductor device and method of producing the same
    2.
    发明授权
    Semiconductor device and method of producing the same 失效
    半导体装置及其制造方法

    公开(公告)号：US07227255B2

    公开(公告)日：2007-06-05

    申请号：US11098501

    申请日：2005-04-05

    申请人： Kazumasa Nomoto ,  Toshio Kobayashi ,  Akihiro Nakamura ,  Ichiro Fujiwara ,  Toshio Terano

    发明人： Kazumasa Nomoto ,  Toshio Kobayashi ,  Akihiro Nakamura ,  Ichiro Fujiwara ,  Toshio Terano

    IPC分类号： H01L23/48

    CPC分类号： H01L27/11568 ,  H01L21/2815 ,  H01L27/115 ,  H01L29/6656

    摘要： A semiconductor device enabling word lines to be arranged at close intervals, comprising a plurality of memory transistors arranged in an array and a plurality of word lines serving also as gate electrodes of memory transistors in a same row, extending in a row direction, and repeating in a column direction, where insulating films are formed between the plurality of word lines to insulate and isolate the word lines from each other and where a dimension of separation of word lines is defined by the thickness of the insulating films.

    摘要翻译： 一种半导体器件，其能够以近似的间隔布置字线，包括排列成阵列的多个存储晶体管，以及同时作为沿行方向延伸的同一行中的存储晶体管的栅电极的多条字线，并重复 在列方向上，在多个字线之间形成绝缘膜以使字线彼此绝缘和隔离，并且字线分隔的尺寸由绝缘膜的厚度限定。

    Semiconductor memory device
    7.
    发明授权
    Semiconductor memory device 有权
    半导体存储器件

    公开(公告)号：US07872893B2

    公开(公告)日：2011-01-18

    申请号：US11961166

    申请日：2007-12-20

    申请人： Marefusa Kurumada ,  Satoshi Ishikura ,  Toshio Terano

    发明人： Marefusa Kurumada ,  Satoshi Ishikura ,  Toshio Terano

    IPC分类号： G11C5/06

    CPC分类号： G11C11/413

    摘要： A semiconductor memory device having a hierarchical bit line structure includes memory cells and an amplification circuit for amplifying a signal read from one of the memory cells via a bit line. A cell N-well region in which the P-channel transistors of the memory cell are formed and an amplification-circuit N-well region in which the P-channel transistors of the amplification circuit are formed are formed continuously.

    摘要翻译： 具有分层位线结构的半导体存储器件包括存储单元和用于经由位线放大从一个存储单元读取的信号的放大电路。 连续地形成其中形成有存储单元的P沟道晶体管的单元N阱区域和形成放大电路的P沟道晶体管的放大电路N阱区域。

    Nonvolatile semiconductor memory device
    9.
    发明授权
    Nonvolatile semiconductor memory device 失效
    非易失性半导体存储器件

    公开(公告)号：US06911691B2

    公开(公告)日：2005-06-28

    申请号：US10343393

    申请日：2002-05-31

    申请人： Hideto Tomiie ,  Toshio Terano ,  Toshio Kobayashi

    发明人： Hideto Tomiie ,  Toshio Terano ,  Toshio Kobayashi

    IPC分类号： H01L21/8247 ,  G11C16/04 ,  H01L21/28 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

    CPC分类号： H01L21/28282 ,  G11C16/0475 ,  H01L29/7923

    摘要： To propose a new channel structure suitable for high efficiency source side injection, and provide a non-volatile semiconductor memory device and a charge injection method using the same. The non-volatile memory device includes a first conductivity type semiconductor substrate (SUB), a first conductivity type inversion layer-forming region (CH1), second conductivity type accumulation layer-forming regions (ACLa, ACL2b), second conductivity type regions (S/D1, S/D2), an insulating film (GD0) and a first conductive layer (CL) formed on the inversion layer-forming region (CH1). A charge accumulation film (GD) and a second conductive layer (WL) are stacked on an upper surface and side surface of the first conductive layer (CL), an exposure surface of the inversion layer-forming region (CH1), and an upper surface of the accumulation layer-forming regions (ACLa, ACLb) and the second conductivity type regions (S/D1, S/D2). The second conductive layer (WL) is connected to a word line and second conductivity type regions (S/D1, S/D2) are connected to bit lines (Bla, BLb).

    摘要翻译： 提出一种适用于高效率源侧注入的新型通道结构，并提供一种非易失性半导体存储器件及使用其的电荷注入方法。 非易失性存储器件包括第一导电型半导体衬底（SUB），第一导电类型反型层形成区（CH 1），第二导电型蓄积层形成区（ACLa，ACL2b），第二导电类型 在反转层形成区域（CH 1）上形成的区域（S / D 1，S / D 2），绝缘膜（GD 0）和第一导电层（CL）。 电荷累积膜（GD）和第二导电层（WL）层叠在第一导电层（CL）的上表面和侧表面上，反型层形成区域（CH 1）的曝光表面和 蓄积层形成区域（ACLa，ACLb）和第二导电类型区域（S / D 1，S / D 2）的上表面。 第二导电层（WL）连接到字线，第二导电类型区域（S / D 1，S / D 2）连接到位线（Bla，BLb）。

    Semiconductor memory device
    10.
    发明授权
    Semiconductor memory device 有权
    半导体存储器件

    公开(公告)号：US08345470B2

    公开(公告)日：2013-01-01

    申请号：US13004540

    申请日：2011-01-11

    申请人： Katsuji Satomi ,  Toshio Terano ,  Kazuhiro Takemura ,  Marefusa Kurumada

    发明人： Katsuji Satomi ,  Toshio Terano ,  Kazuhiro Takemura ,  Marefusa Kurumada

    IPC分类号： G11C11/00 ,  G11C5/14

    CPC分类号： G11C11/418 ,  G11C8/08

    摘要： A control circuit supplies a word line drive voltage to one of m word lines which corresponds to a memory cell to which data is to be written, during a word line drive period including a first period and a second period following the first period, to decrease current capabilities of first and second load transistors included in the memory cell during the first period, and increase the current capabilities of the first and second load transistors during the second period.

    摘要翻译： 在包括第一周期和第一周期之后的第二周期的字线驱动周期期间，控制电路将字线驱动电压提供给对应于要写入数据的存储单元的m个字线之一，以减少 在第一周期期间包括在存储单元中的第一和第二负载晶体管的当前能力，并且在第二时段期间增加第一和第二负载晶体管的电流能力。