公开(公告)号：US08755227B2

公开(公告)日：2014-06-17

申请号：US13361916

申请日：2012-01-30

申请人： Wei Lin ,  Riichiro Shirota ,  Nina Mitiukhina ,  Tsai-Hao Kuo

发明人： Wei Lin ,  Riichiro Shirota ,  Nina Mitiukhina ,  Tsai-Hao Kuo

IPC分类号： G11C16/00 ,  G11C16/04 ,  G11C16/10 ,  G11C16/14

CPC分类号： G11C16/0483 ,  G11C16/10 ,  G11C16/14 ,  H01L27/1157 ,  H01L27/11578

摘要： A NAND flash memory unit is described, including a string of memory cells connected in series, S/D regions coupled to two terminals of the string, at least one select transistor couple between a terminal of the string and an S/D region, and at least one erase transistor couple between the at least one select transistor and an S/D region. The select transistor is for selecting the string of memory cells. The erase transistor is for reducing Vt-shift of the select transistor.

摘要翻译： 描述了NAND​​闪存单元，其包括串联连接的一串存储器单元，耦合到串的两个端子的S / D区，串的端子与S / D区之间的至少一个选择晶体管耦合，以及 所述至少一个擦除晶体管耦合在所述至少一个选择晶体管和S / D区之间。 选择晶体管用于选择存储单元串。 擦除晶体管用于减小选择晶体管的Vt-偏移。

公开(公告)号：US20130194871A1

公开(公告)日：2013-08-01

申请号：US13361916

申请日：2012-01-30

申请人： Wei Lin ,  Riichiro Shirota ,  Nina Mitiukhina ,  Tsai-Hao Kuo

发明人： Wei Lin ,  Riichiro Shirota ,  Nina Mitiukhina ,  Tsai-Hao Kuo

IPC分类号： G11C16/04

CPC分类号： G11C16/0483 ,  G11C16/10 ,  G11C16/14 ,  H01L27/1157 ,  H01L27/11578

摘要： A NAND flash memory unit is described, including a string of memory cells connected in series, S/D regions coupled to two terminals of the string, at least one select transistor couple between a terminal of the string and an S/D region, and at least one erase transistor couple between the at least one select transistor and an S/D region. The select transistor is for selecting the string of memory cells. The erase transistor is for reducing Vt-shift of the select transistor.

摘要翻译： 描述了NAND​​闪存单元，其包括串联连接的一串存储器单元，耦合到串的两个端子的S / D区，串的端子与S / D区之间的至少一个选择晶体管耦合，以及 所述至少一个擦除晶体管耦合在所述至少一个选择晶体管和S / D区之间。 选择晶体管用于选择存储单元串。 擦除晶体管用于减小选择晶体管的Vt-偏移。