公开(公告)号：US09966375B2

公开(公告)日：2018-05-08

申请号：US15049648

申请日：2016-02-22

申请人： Yong-Joon Choi ,  Tae-Yong Kwon ,  Mirco Cantoro ,  Chang-Jae Yang ,  Dong-Hoon Khang ,  Woo-Ram Kim ,  Cheol Kim ,  Seung-Jin Mun ,  Seung-Mo Ha ,  Do-Hyoung Kim ,  Seong-Ju Kim ,  So-Ra You ,  Woong-ki Hong

发明人： Yong-Joon Choi ,  Tae-Yong Kwon ,  Mirco Cantoro ,  Chang-Jae Yang ,  Dong-Hoon Khang ,  Woo-Ram Kim ,  Cheol Kim ,  Seung-Jin Mun ,  Seung-Mo Ha ,  Do-Hyoung Kim ,  Seong-Ju Kim ,  So-Ra You ,  Woong-ki Hong

IPC分类号： H01L27/092 ,  H01L29/78 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/10 ,  H01L21/8238 ,  H01L27/02 ,  H01L27/11 ,  H01L29/165

CPC分类号： H01L27/0924 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/0207 ,  H01L27/1104 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785

摘要： A semiconductor device includes a compound semiconductor layer, where the compound semiconductor layer includes separate fin patterns in separate regions. The separate fin patterns may include different materials. The separate fin patterns may include different dimensions, including one or more of width and height of one or more portions of the fin patterns. The separate fin patterns may include an upper pattern and a lower pattern. The upper pattern and the lower pattern may include different materials. The upper pattern and the lower pattern may include different dimensions. Separate regions may include separate ones of an NMOS or a PMOS. The semiconductor device may include gate electrodes on the compound semiconductor layer. Separate gate electrodes may intersect the separate fin patterns.

公开(公告)号：US20160315085A1

公开(公告)日：2016-10-27

申请号：US15049648

申请日：2016-02-22

申请人： Yong-Joon CHOI ,  Tae-Yong KWON ,  Mirco CANTORO ,  Chang-Jae YANG ,  Dong-Hoon KHANG ,  Woo-Ram KIM ,  Cheol KIM ,  Seung-Jin MUN ,  Seung-Mo HA ,  Do-Hyoung KIM ,  Seong-Ju KIM ,  So-Ra YOU ,  Woong-ki HONG

发明人： Yong-Joon CHOI ,  Tae-Yong KWON ,  Mirco CANTORO ,  Chang-Jae YANG ,  Dong-Hoon KHANG ,  Woo-Ram KIM ,  Cheol KIM ,  Seung-Jin MUN ,  Seung-Mo HA ,  Do-Hyoung KIM ,  Seong-Ju KIM ,  So-Ra YOU ,  Woong-ki HONG

IPC分类号： H01L27/092 ,  H01L29/16 ,  H01L29/165 ,  H01L29/06

CPC分类号： H01L27/0924 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L27/0207 ,  H01L27/1104 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/785

摘要： A semiconductor device includes a compound semiconductor layer, where the compound semiconductor layer includes separate fin patterns in separate regions. The separate fin patterns may include different materials. The separate fin patterns may include different dimensions, including one or more of width and height of one or more portions of the fin patterns. The separate fin patterns may include an upper pattern and a lower pattern. The upper pattern and the lower pattern may include different materials. The upper pattern and the lower pattern may include different dimensions. Separate regions may include separate ones of an NMOS or a PMOS. The semiconductor device may include gate electrodes on the compound semiconductor layer. Separate gate electrodes may intersect the separate fin patterns.

摘要翻译： 半导体器件包括化合物半导体层，其中化合物半导体层在分开的区域中包括单独的鳍状图案。 单独的翅片图案可以包括不同的材料。 单独的翅片图案可以包括不同的尺寸，包括鳍片图案的一个或多个部分的宽度和高度中的一个或多个。 单独的翅片图案可以包括上图案和下图案。 上部图案和下部图案可以包括不同的材料。 上部图案和下部图案可以包括不同的尺寸。 单独的区域可以包括NMOS或PMOS的单独区域。 半导体器件可以包括化合物半导体层上的栅电极。 单独的栅电极可以与分开的鳍片图案相交。

公开(公告)号：US20160307803A1

公开(公告)日：2016-10-20

申请号：US15083248

申请日：2016-03-28

申请人： Seung-Jin MUN ,  Dong-Hoon KHANG ,  Woo-Ram KIM ,  Cheol KIM ,  Dong-Seok LEE ,  Yong-Joon CHOI ,  Seung-Mo HA ,  Do-Hyoung KIM

发明人： Seung-Jin MUN ,  Dong-Hoon KHANG ,  Woo-Ram KIM ,  Cheol KIM ,  Dong-Seok LEE ,  Yong-Joon CHOI ,  Seung-Mo HA ,  Do-Hyoung KIM

IPC分类号： H01L21/8234 ,  H01L21/308

CPC分类号： H01L21/823431 ,  H01L21/3086 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2223/54453

摘要： A method of manufacturing a semiconductor device may include forming a sacrificial layer on a substrate including a first region and a second region, forming a first pattern on the sacrificial layer of the second region, forming a second pattern on the sacrificial layer of the first region, forming first upper spacers on opposite sidewalls of the second pattern, removing the second pattern, etching the first sacrificial layer of the first region using the first upper spacers as an etch mask to form a third pattern, etching the first sacrificial layer of the second region using the first pattern as an etch mask to form a fourth pattern, forming first lower spacers at either side of the third pattern, forming second spacers on opposite sidewalls of the fourth pattern, removing the third pattern and the fourth pattern, and etching the substrate using the first lower spacers and the second spacers as etch masks.

摘要翻译： 制造半导体器件的方法可以包括在包括第一区域和第二区域的衬底上形成牺牲层，在第二区域的牺牲层上形成第一图案，在第一区域的牺牲层上形成第二图案 在所述第二图案的相对侧壁上形成第一上隔片，去除所述第二图案，使用所述第一上隔片作为蚀刻掩模蚀刻所述第一区域的所述第一牺牲层以形成第三图案，蚀刻所述第二图案的所述第一牺牲层 区域，使用第一图案作为蚀刻掩模以形成第四图案，在第三图案的任一侧形成第一下隔片，在第四图案的相对侧壁上形成第二间隔物，去除第三图案和第四图案，并蚀刻 使用第一下隔板和第二间隔件作为蚀刻掩模。