利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

32 条记录 (耗时 0.029 秒)

    Split Scheduler
    1.
    发明申请
    Split Scheduler 有权
    拆分计划程序

    公开(公告)号：US20120290818A1

    公开(公告)日：2012-11-15

    申请号：US13557725

    申请日：2012-07-25

    申请人： Andrew J. Beaumont-Smith ,  Honkai Tam ,  Daniel C. Murray ,  John H. Mylius ,  Peter J. Bannon ,  Pradeep Kanapathipillai

    发明人： Andrew J. Beaumont-Smith ,  Honkai Tam ,  Daniel C. Murray ,  John H. Mylius ,  Peter J. Bannon ,  Pradeep Kanapathipillai

    IPC分类号： G06F9/30

    CPC分类号： G06F9/3838 ,  G06F9/384 ,  G06F9/3857

    摘要： In an embodiment, a scheduler implements a first dependency array that tracks dependencies on instruction operations (ops) within a distance N of a given op and which are short execution latency ops. Other dependencies are tracked in a second dependency array. The first dependency array may evaluate quickly, to support back-to-back issuance of short execution latency ops and their dependent ops. The second array may evaluate more slowly than the first dependency array.

    摘要翻译： 在一个实施例中，调度器实现第一依赖性数组，其跟踪给定操作的距离N内的指令操作（操作）的依赖性，并且其是短执行延迟操作。 其他依赖关系在第二个依赖关系数组中被跟踪。 第一个依赖数组可以快速评估，以支持短执行延迟操作及其依赖操作的背对背发布。 第二个数组可能比第一个依赖数组慢得多。

    Split Scheduler
    3.
    发明申请
    Split Scheduler 有权
    拆分计划程序

    公开(公告)号：US20100162262A1

    公开(公告)日：2010-06-24

    申请号：US12338769

    申请日：2008-12-18

    申请人： Andrew J. Beaumont-Smith ,  Honkai Tam ,  Daniel C. Murray ,  John H. Mylius ,  Peter J. Bannon ,  Pradeep Kanapathipillai

    发明人： Andrew J. Beaumont-Smith ,  Honkai Tam ,  Daniel C. Murray ,  John H. Mylius ,  Peter J. Bannon ,  Pradeep Kanapathipillai

    IPC分类号： G06F9/46

    CPC分类号： G06F9/3838 ,  G06F9/384 ,  G06F9/3857

    摘要： In an embodiment, a scheduler implements a first dependency array that tracks dependencies on instruction operations (ops) within a distance N of a given op and which are short execution latency ops. Other dependencies are tracked in a second dependency array. The first dependency array may evaluate quickly, to support back-to-back issuance of short execution latency ops and their dependent ops. The second array may evaluate more slowly than the first dependency array.

    摘要翻译： 在一个实施例中，调度器实现第一依赖性数组，其跟踪给定操作的距离N内的指令操作（操作）的依赖性，并且其是短执行延迟操作。 其他依赖关系在第二个依赖关系数组中被跟踪。 第一个依赖数组可以快速评估，以支持短执行延迟操作及其依赖操作的背对背发布。 第二个数组可能比第一个依赖数组慢得多。

    PROCESSOR INSTRUCTION ISSUE THROTTLING
    6.
    发明申请
    PROCESSOR INSTRUCTION ISSUE THROTTLING 有权
    加工者指导问题

    公开(公告)号：US20130111191A1

    公开(公告)日：2013-05-02

    申请号：US13285361

    申请日：2011-10-31

    申请人： Daniel C. Murray ,  Andrew J. Beaumont-Smith ,  John H. Mylius ,  Peter J. Bannon ,  Toshi Takayanagi ,  Jung Wook Cho

    发明人： Daniel C. Murray ,  Andrew J. Beaumont-Smith ,  John H. Mylius ,  Peter J. Bannon ,  Toshi Takayanagi ,  Jung Wook Cho

    IPC分类号： G06F9/30

    CPC分类号： G06F9/3836 ,  G06F1/3206 ,  G06F1/329 ,  G06F9/3838 ,  G06F9/384 ,  G06F9/3869 ,  G06F11/30 ,  G06F11/3024 ,  G06F11/3062 ,  G06F2201/81 ,  G06F2201/88 ,  H01L2924/0002 ,  Y02D10/24 ,  H01L2924/00

    摘要： A system and method for reducing power consumption through issue throttling of selected problematic instructions. A power throttle unit within a processor maintains instruction issue counts for associated instruction types. The instruction types may be a subset of supported instruction types executed by an execution core within the processor. The instruction types may be chosen based on high power consumption estimates for processing instructions of these types. The power throttle unit may determine a given instruction issue count exceeds a given threshold. In response, the power throttle unit may select given instruction types to limit a respective issue rate. The power throttle unit may choose an issue rate for each one of the selected given instruction types and limit an associated issue rate to a chosen issue rate. The selection of given instruction types and associated issue rate limits is programmable.

    摘要翻译： 一种通过发布限制所选问题指令来降低功耗的系统和方法。 处理器内的功率节流单元维持相关指令类型的指令发出计数。 指令类型可以是由处理器内的执行核执行的支持的指令类型的子集。 可以基于用于处理这些类型的指令的高功耗估计来选择指令类型。 功率节流单元可以确定给定的指令发出次数超过给定的阈值。 作为响应，功率节流单元可以选择给定的指令类型以限制相应的发布率。 功率节流单元可以选择所选择的给定指令类型中的每一个的发布率，并将相关的发行率限制为所选择的发行率。 给定指令类型的选择和相关的发行率限制是可编程的。

    Store Hit Load Predictor
    7.
    发明申请
    Store Hit Load Predictor 有权
    存储命中加载预测器

    公开(公告)号：US20100205384A1

    公开(公告)日：2010-08-12

    申请号：US12366836

    申请日：2009-02-06

    申请人： Andrew J. Beaumont-Smith ,  John H. Mylius

    发明人： Andrew J. Beaumont-Smith ,  John H. Mylius

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0862 ,  G06F9/3017 ,  G06F9/3834 ,  G06F9/3838 ,  G06F9/384

    摘要： In one embodiment, a processor implements a store hit load predictor. The store hit load predictor is configured to monitor fetched ops in the processor, and is configured to detect stores that may have previously caused store hit load events. The store hit load predictor is configured to predict that the store will cause a store hit load event again, and is further configured to monitor subsequent fetched ops for the load. The store hit load predictor may locate the load using, e.g., an offset from the store to the load in the code sequence. In response to locating the load, the store hit load predictor may create a dependency of the load on the store, preventing the load from executing out of order with respect to the store. A store hit load event may be avoided in this fashion, at least in some cases.

    摘要翻译： 在一个实施例中，处理器实现存储命中负载预测器。 存储命中负载预测器被配置为监视处理器中的获取操作，并且被配置为检测可能先前引起存储命中加载事件的存储。 存储命中负载预测器被配置为预测存储将再次引起存储命中加载事件，并且进一步配置为监视负载的后续获取操作。 存储点负载预测器可以使用例如从存储器到代码序列中的负载的偏移来定位负载。 响应于定位负载，商店命中负载预测器可以产生负载对商店的依赖性，从而防止负载相对于商店执行不正常。 至少在某些情况下，可以以这种方式避免商店命中加载事件。

    Store hit load predictor
    8.
    发明授权
    Store hit load predictor 有权
    存储命中负载预测器

    公开(公告)号：US08285947B2

    公开(公告)日：2012-10-09

    申请号：US12366836

    申请日：2009-02-06

    申请人： Andrew J. Beaumont-Smith ,  John H. Mylius

    发明人： Andrew J. Beaumont-Smith ,  John H. Mylius

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0862 ,  G06F9/3017 ,  G06F9/3834 ,  G06F9/3838 ,  G06F9/384

    摘要： In one embodiment, a processor implements a store hit load predictor. The store hit load predictor is configured to monitor fetched ops in the processor, and is configured to detect stores that may have previously caused store hit load events. The store hit load predictor is configured to predict that the store will cause a store hit load event again, and is further configured to monitor subsequent fetched ops for the load. The store hit load predictor may locate the load using, e.g., an offset from the store to the load in the code sequence. In response to locating the load, the store hit load predictor may create a dependency of the load on the store, preventing the load from executing out of order with respect to the store. A store hit load event may be avoided in this fashion, at least in some cases.

    摘要翻译： 在一个实施例中，处理器实现存储命中负载预测器。 存储命中负载预测器被配置为监视处理器中的获取操作，并且被配置为检测可能先前引起存储命中加载事件的存储。 存储命中负载预测器被配置为预测存储将再次引起存储命中加载事件，并且进一步配置为监视负载的后续获取操作。 存储点负载预测器可以使用例如从存储器到代码序列中的负载的偏移来定位负载。 响应于定位负载，商店命中负载预测器可以产生负载对商店的依赖性，从而防止负载相对于商店执行不正常。 至少在某些情况下，可以以这种方式避免商店命中加载事件。

    REGISTER FILE POWER SAVINGS
    10.
    发明申请
    REGISTER FILE POWER SAVINGS 有权
    注册文件节电

    公开(公告)号：US20130290681A1

    公开(公告)日：2013-10-31

    申请号：US13460178

    申请日：2012-04-30

    申请人： James B. Keller ,  John H. Mylius ,  Conrado Blasco-Allue ,  Gerard R. Williams, III ,  Sandeep Gupta

    发明人： James B. Keller ,  John H. Mylius ,  Conrado Blasco-Allue ,  Gerard R. Williams, III ,  Sandeep Gupta

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30141 ,  G06F1/3234 ,  G06F9/30112 ,  G06F9/384

    摘要： A system and method for efficiently reducing the power consumption of register file accesses. A processor is operable to execute instructions with two or more data types, each with an associated size and alignment. Data operands for a first data type use operand sizes equal to an entire width of a physical register within a physical register file. Data operands for a second data type use operand sizes less than an entire width of a physical register. Accesses of the physical register file for operands associated with a non-full-width data type do not access a full width of the physical registers. A given numerical value may be bypassed for the portion of the physical register that is not accessed.

    摘要翻译： 一种有效降低寄存器文件访问功耗的系统和方法。 处理器可操作以执行具有两个或多个数据类型的指令，每个数据类型具有相关联的大小和对齐。 第一种数据类型的数据操作数使用等于物理寄存器文件中物理寄存器的整个宽度的操作数大小。 第二种数据类型的数据操作数使用小于物理寄存器整个宽度的操作数大小。 访问与非全宽数据类型相关的操作数的物理寄存器文件不能访问物理寄存器的全部宽度。 对于未访问的物理寄存器的部分，可以忽略给定的数值。