-
1.发明授权Interrupt controller for accelerated interrupt handling in a data processing system and method thereof 有权用于数据处理系统中加速中断处理的中断控制器及其方法公开(公告)号：US07849247B2
公开(公告)日：2010-12-07
申请号：US12250682
申请日：2008-10-14
IPC分类号： G06F13/24
CPC分类号： G06F13/24
摘要： A data processing system has an interrupt controller which provides an interrupt request along with a corresponding interrupt identifier and a corresponding interrupt vector to a processor. If the processor accepts the interrupt, the processor returns the same interrupt identifier value by way of interrupt identifier, along with interrupt acknowledge, to the interrupt controller. An interrupt taken/not taken indicator may also be provided. The communications interface used to coordinate interrupt processing between the interrupt controller and the processor may be asynchronous.
摘要翻译： 数据处理系统具有中断控制器，其向处理器提供中断请求以及对应的中断标识符和相应的中断向量。 如果处理器接受中断，处理器将通过中断标识符和中断确认返回相同的中断标识符值给中断控制器。 还可以提供中断/未采取的指示符。 用于协调中断控制器和处理器之间的中断处理的通信接口可能是异步的。
-
公开(公告)号：US20100095039A1
公开(公告)日：2010-04-15
申请号：US12250682
申请日：2008-10-14
IPC分类号： G06F13/24
CPC分类号： G06F13/24
摘要： A data processing system has an interrupt controller which provides an interrupt request along with a corresponding interrupt identifier and a corresponding interrupt vector to a processor. If the processor accepts the interrupt, the processor returns the same interrupt identifier value by way of interrupt identifier, along with interrupt acknowledge, to the interrupt controller. An interrupt taken/not taken indicator may also be provided. The communications interface used to coordinate interrupt processing between the interrupt controller and the processor may be asynchronous.
摘要翻译： 数据处理系统具有中断控制器，其向处理器提供中断请求以及对应的中断标识符和相应的中断向量。 如果处理器接受中断，处理器将通过中断标识符和中断确认返回相同的中断标识符值给中断控制器。 还可以提供中断/未采取的指示符。 用于协调中断控制器和处理器之间的中断处理的通信接口可能是异步的。
-
公开(公告)号：US20090019232A1
公开(公告)日：2009-01-15
申请号：US11776267
申请日：2007-07-11
IPC分类号： G06F12/08
CPC分类号： G06F12/1045 , G06F12/0813 , G06F12/0831
摘要： A processing system includes a plurality of coherency domains and a plurality of coherency agents. Each coherency agent is associated with at least one of the plurality of coherency domains. At a select coherency agent of the plurality of coherency agents, an address translation for a coherency message is performed using a first memory address to generate a second memory address. A select coherency domain of the plurality of coherency domains associated with the coherency message is determined at the select coherency agent based on the address translation. The coherency message and a coherency domain identifier of the select coherency domain are provided by the select coherency agent to a coherency interconnect for distribution to at least one of the plurality of coherency agents based on the coherency domain identifier.
摘要翻译： 处理系统包括多个相干域和多个相干性代理。 每个相关性代理与多个相关域中的至少一个相关联。 在多个相关性代理的选择一致性代理处，使用第一存储器地址来执行一致性消息的地址转换以产生第二存储器地址。 基于地址转换，在选择一致性代理处确定与相关性消息相关联的多个相关性域的选择一致性域。 选择一致性域的一致性消息和一致性域标识符由选择一致性代理提供给一致性互连，用于基于相干域标识符分发给多个相关性代理中的至少一个。
-
4.发明授权Processor interrupt interface with interrupt partitioning and virtualization enhancements 有权处理器中断接口具有中断分区和虚拟化增强功能公开(公告)号：US09436626B2
公开(公告)日：2016-09-06
申请号：US13570874
申请日：2012-08-09
CPC分类号： G06F13/26 , G06F9/45533 , G06F9/5077 , G06F13/14 , G06F13/24
摘要： A method and circuit for a data processing system (200) provide a processor-based partitioned priority blocking mechanism by storing interrupt identifiers, partition identifiers, thread identifiers, and priority levels associated with accepted interrupt requests in special purpose registers (35-38) located at the processor core (26) to enable quick and efficient interrupt priority blocking on a partition basis.
摘要翻译： 用于数据处理系统（200）的方法和电路通过将所接收的中断请求相关联的中断标识符，分区标识符，线程标识符和优先权级别存储在位于专用寄存器（35-38）中来提供基于处理器的分区优先级阻塞机制 在处理器核心（26）上，以便在分区的基础上实现快速有效的中断优先级阻塞。
-
公开(公告)号：US09229884B2
公开(公告)日：2016-01-05
申请号：US13460287
申请日：2012-04-30
CPC分类号： G06F13/14
摘要： A method and circuit for a data processing system provide virtualized instructions for accessing a partitioned device (e.g., 14, 61) by executing a control instruction (47, 48) to encode and store an access command (CMD) in a data payload with a hardware-inserted partition attribute (LPID) for storage to a command register (25) at a physical address (PA) retrieved from a special purpose register (46) so that the partitioned device (14, 61) can determine if the access command can be performed based on local access control information.
摘要翻译： 用于数据处理系统的方法和电路通过执行控制指令（47,48）来提供用于访问分区设备（例如，14,61）的虚拟化指令，以将数据有效载荷中的访问命令（CMD）编码和存储在 硬件插入分区属性（LPID），用于存储到从专用寄存器（46）检索的物理地址（PA）处的命令寄存器（25），使得分区设备（14,61）可以确定访问命令是否可以 基于本地访问控制信息执行。
-
公开(公告)号：US09152587B2
公开(公告)日：2015-10-06
申请号：US13485120
申请日：2012-05-31
IPC分类号： G06F13/24
CPC分类号： G06F13/24
摘要： A method and circuit for a data processing system provide a partitioned interrupt controller with an efficient deferral mechanism for processing partitioned interrupt requests by executing a control instruction to encode and store a delay command (e.g., DEFER or SUSPEND) in a data payload with a hardware-inserted partition attribute (LPID) for storage to a command register (25) at a physical address (PA) retrieved from a special purpose register (46) so that the partitioned interrupt controller (14) can determine if the delay command can be performed based on local access control information.
摘要翻译： 一种用于数据处理系统的方法和电路，通过执行控制指令来编码和存储具有硬件的数据有效载荷中的延迟命令（例如，DEFER或SUSPEND）来提供具有用于处理分区中断请求的有效延迟机制的分区中断控制器 - 插入分区属性（LPID），用于存储到从专用寄存器（46）检索的物理地址（PA）处的命令寄存器（25），使得分区中断控制器（14）可以确定是否可以执行延迟命令 基于本地访问控制信息。
-
7.发明申请Processor Interrupt Interface with Interrupt Partitioning and Virtualization Enhancements 有权具有中断分区和虚拟化增强功能的处理器中断接口公开(公告)号：US20140047150A1
公开(公告)日：2014-02-13
申请号：US13570874
申请日：2012-08-09
IPC分类号： G06F13/26
CPC分类号： G06F13/26 , G06F9/45533 , G06F9/5077 , G06F13/14 , G06F13/24
摘要： A method and circuit for a data processing system (200) provide a processor-based partitioned priority blocking mechanism by storing interrupt identifiers, partition identifiers, thread identifiers, and priority levels associated with accepted interrupt requests in special purpose registers (35-38) located at the processor core (26) to enable quick and efficient interrupt priority blocking on a partition basis.
摘要翻译： 用于数据处理系统（200）的方法和电路通过将所接收的中断请求相关联的中断标识符，分区标识符，线程标识符和优先级级别存储在位于专用寄存器（35-38）中来提供基于处理器的分区优先级阻塞机制 在处理器核心（26）上，以便在分区的基础上实现快速有效的中断优先级阻塞。
-
8.发明授权Interrupt priority management using partition-based priority blocking processor registers 有权使用基于分区的优先级阻塞处理器寄存器进行中断优先级管理公开(公告)号：US09442870B2
公开(公告)日：2016-09-13
申请号：US13570843
申请日：2012-08-09
CPC分类号： G06F13/26 , G06F9/45533 , G06F9/5077 , G06F13/14 , G06F13/24
摘要： A method and circuit for a data processing system (20) provide a processor-based partitioned priority blocking mechanism by storing priority levels and associated partition information in special purpose registers (27-29) located at the processor core (26) to enable quick and efficient interrupt priority blocking on a partition basis.
摘要翻译： 一种用于数据处理系统（20）的方法和电路通过在位于处理器核心（26）的专用寄存器（27-29）中存储优先级和相关分区信息来提供基于处理器的分区优先级阻塞机制，以实现快速和 基于分区的高效中断优先级阻塞。
-
9.发明申请Interrupt Priority Management Using Partition-Based Priority Blocking Processor Registers 有权使用基于分区的优先级阻塞处理器寄存器进行中断优先级管理公开(公告)号：US20140047149A1
公开(公告)日：2014-02-13
申请号：US13570843
申请日：2012-08-09
IPC分类号： G06F13/26
CPC分类号： G06F13/26 , G06F9/45533 , G06F9/5077 , G06F13/14 , G06F13/24
摘要： A method and circuit for a data processing system (20) provide a processor-based partitioned priority blocking mechanism by storing priority levels and associated partition information in special purpose registers (27-29) located at the processor core (26) to enable quick and efficient interrupt priority blocking on a partition basis.
摘要翻译： 一种用于数据处理系统（20）的方法和电路通过在位于处理器核心（26）的专用寄存器（27-29）中存储优先级和相关分区信息来提供基于处理器的分区优先级阻塞机制，以实现快速和 基于分区的高效中断优先级阻塞。
-
公开(公告)号：US20130326102A1
公开(公告)日：2013-12-05
申请号：US13485120
申请日：2012-05-31
IPC分类号： G06F13/24
CPC分类号： G06F13/24
摘要： A method and circuit for a data processing system provide a partitioned interrupt controller with an efficient deferral mechanism for processing partitioned interrupt requests by executing a control instruction to encode and store a delay command (e.g., DEFER or SUSPEND) in a data payload with a hardware-inserted partition attribute (LPID) for storage to a command register (25) at a physical address (PA) retrieved from a special purpose register (46) so that the partitioned interrupt controller (14) can determine if the delay command can be performed based on local access control information.
摘要翻译： 一种用于数据处理系统的方法和电路，通过执行控制指令来编码和存储具有硬件的数据有效载荷中的延迟命令（例如，DEFER或SUSPEND）来提供具有用于处理分区中断请求的有效延迟机制的分区中断控制器 - 插入分区属性（LPID），用于存储到从专用寄存器（46）检索的物理地址（PA）处的命令寄存器（25），使得分区中断控制器（14）可以确定是否可以执行延迟命令 基于本地访问控制信息。
-
-
-
-
-
-
-
-
-
搜索结果
40 条记录 (耗时 0.034 秒)