公开(公告)号：US20090224330A1

公开(公告)日：2009-09-10

申请号：US12468415

申请日：2009-05-19

申请人： Chang Min Hong ,  Han-Byung Park ,  Soon-Moon Jung ,  Hoon Lim ,  Kun-Ho Kwak ,  Byoung-Keun Son ,  Jong-Hoon Na ,  Yeon-Wook Jung ,  Ju-Young Lim

发明人： Chang Min Hong ,  Han-Byung Park ,  Soon-Moon Jung ,  Hoon Lim ,  Kun-Ho Kwak ,  Byoung-Keun Son ,  Jong-Hoon Na ,  Yeon-Wook Jung ,  Ju-Young Lim

IPC分类号： H01L27/11 ,  H01L25/065 ,  H01L21/30

CPC分类号： G11C11/412 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/1116

摘要： A semiconductor memory device and method of manufacturing the same are disclosed. The semiconductor memory device includes a semiconductor substrate having a cell region and a peripheral circuit region, first transistors provided on the semiconductor substrate, a first semiconductor layer provided on the first transistors, and bonded by a bonding technique, and second transistors provided on the first semiconductor layer, wherein the first and second transistors are provided in the peripheral circuit regions of the semiconductor substrate and the first semiconductor layer, respectively, and a metal layer is formed on gates of the first and second transistors respectively provided in the peripheral circuit regions of the semiconductor substrate and the first semiconductor layer. As a result, the transistors in the peripheral circuit region requiring high performance can be formed on an upper layer and a lower layer.

摘要翻译： 公开了一种半导体存储器件及其制造方法。 半导体存储器件包括具有单元区域和外围电路区域的半导体衬底，设置在半导体衬底上的第一晶体管，设置在第一晶体管上的第一半导体层，并通过接合技术接合，第二晶体管设置在第一晶体管上 半导体层，其中第一和第二晶体管分别设置在半导体衬底和第一半导体层的外围电路区域中，并且在分别设置在半导体衬底的外围电路区域中的第一和第二晶体管的栅极上形成金属层 半导体衬底和第一半导体层。 结果，可以在上层和下层上形成需要高性能的外围电路区域中的晶体管。

公开(公告)号：US20120064710A1

公开(公告)日：2012-03-15

申请号：US13230228

申请日：2011-09-12

申请人： Jae-Hwang Sim ,  Keon-Soo Kim ,  Kyung-Hoon Min ,  Min-Sung Song ,  Yeon-Wook Jung

发明人： Jae-Hwang Sim ,  Keon-Soo Kim ,  Kyung-Hoon Min ,  Min-Sung Song ,  Yeon-Wook Jung

IPC分类号： H01L21/28

CPC分类号： H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

摘要： In a non-volatile memory device and method of manufacturing the same, a device isolation pattern and an active region extend in a first direction on a substrate. A first dielectric pattern is formed on the active region of the substrate. Conductive stack structures are arranged on the first dielectric pattern and a recess is formed between a pair of the adjacent conductive stack structures. A protection layer is formed on a sidewall of the stack structure to protect the sidewall of the stack structure from over-etching along the first direction. The protection layer includes an etch-proof layer having oxide and arranged on a sidewall of the floating gate electrode and a sidewall of the control gate line and a spacer layer covering the sidewall of the conductive stack structures.

摘要翻译： 在非易失性存储器件及其制造方法中，器件隔离图案和有源区域在衬底上沿第一方向延伸。 在基板的有源区上形成第一电介质图案。 导电堆叠结构布置在第一电介质图案上，并且在一对相邻的导电堆叠结构之间形成凹部。 保护层形成在堆叠结构的侧壁上，以保护堆叠结构的侧壁不沿着第一方向过度蚀刻。 保护层包括具有氧化物并设置在浮栅电极的侧壁上的防蚀层和控制栅极线的侧壁以及覆盖导电堆叠结构侧壁的间隔层。

公开(公告)号：US08592273B2

公开(公告)日：2013-11-26

申请号：US13230228

申请日：2011-09-12

申请人： Jae-Hwang Sim ,  Keon-Soo Kim ,  Kyung-Hoon Min ,  Min-Sung Song ,  Yeon-Wook Jung

发明人： Jae-Hwang Sim ,  Keon-Soo Kim ,  Kyung-Hoon Min ,  Min-Sung Song ,  Yeon-Wook Jung

IPC分类号： H01L21/336

CPC分类号： H01L29/788 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/66825 ,  H01L29/7881

摘要： In a non-volatile memory device and method of manufacturing the same, a device isolation pattern and an active region extend in a first direction on a substrate. A first dielectric pattern is formed on the active region of the substrate. Conductive stack structures are arranged on the first dielectric pattern and a recess is formed between a pair of the adjacent conductive stack structures. A protection layer is formed on a sidewall of the stack structure to protect the sidewall of the stack structure from over-etching along the first direction. The protection layer includes an etch-proof layer having oxide and arranged on a sidewall of the floating gate electrode and a sidewall of the control gate line and a spacer layer covering the sidewall of the conductive stack structures.

摘要翻译： 在非易失性存储器件及其制造方法中，器件隔离图案和有源区域在衬底上沿第一方向延伸。 在基板的有源区上形成第一电介质图案。 导电堆叠结构布置在第一电介质图案上，并且在一对相邻的导电堆叠结构之间形成凹部。 保护层形成在堆叠结构的侧壁上，以保护堆叠结构的侧壁不沿着第一方向过度蚀刻。 保护层包括具有氧化物并设置在浮栅电极的侧壁上的防蚀层和控制栅极线的侧壁以及覆盖导电堆叠结构侧壁的间隔层。

公开(公告)号：US6067145A

公开(公告)日：2000-05-23

申请号：US611906

申请日：1996-03-06

申请人： Yeon-Wook Jung

发明人： Yeon-Wook Jung

IPC分类号： G03F7/20 ,  H01L21/027 ,  G03B27/42 ,  G03B27/52 ,  G03B27/54

CPC分类号： G03F7/70066 ,  G03F7/70475

摘要： A light-exposing device for making a semiconductor device. A reticle has patterns to be exposed to light. A blind controls a light-exposing area of the reticle. An optical system between the blind and the reticle condenses light passing through the blind. Adjacent patterns on a reticle are consecutively projected by superimposing light-exposing energy. An extra optical system condenses light passing through the blind. The usable area of the reticle is maximized; the interval between patterns is not critical; and inferiority by either lack or excess of the exposure to light between the patterns is reduced.

摘要翻译： 一种用于制造半导体器件的曝光装置。 掩模具有暴露于光的图案。 盲人控制掩模版的曝光区域。 盲板和掩模版之间的光学系统将通过盲孔的光线聚光。 通过叠加曝光能量连续投影刻线上的相邻图案。 一个额外的光学系统会将通过盲人的光线凝结。 掩模版的可用面积最大化; 模式之间的间隔并不重要; 并且通过在图案之间的光的暴露的缺乏或过量而降低了劣势。