公开(公告)号：US20160011807A1

公开(公告)日：2016-01-14

申请号：US14640653

申请日：2015-03-06

申请人： Changkyu SEOL ,  Junjin KONG ,  JongHa KIM ,  Hyejeong SO ,  Hong Rak SON ,  Seonghyeog CHOI

发明人： Changkyu SEOL ,  Junjin KONG ,  JongHa KIM ,  Hyejeong SO ,  Hong Rak SON ,  Seonghyeog CHOI

IPC分类号： G06F3/06

CPC分类号： G11C16/10 ,  G11C7/1006 ,  G11C11/5628 ,  G11C16/102

摘要： The operating method of the storage device includes receiving write data to be written at the plurality of memory cells; determining whether the received write data is LSB data to be written at the plurality of memory cells; and encoding the write data according to the determination. The write data is encoded according to the write data when the write data is LSB data to be written at the plurality of memory cells. The write data is encoded according to the write data and encoding data of lower data of the write data to be written at the plurality of memory cells when the write data is not LSB data to be written at the plurality of memory cells.

摘要翻译： 存储装置的操作方法包括：接收要写入多个存储单元的写入数据; 确定所接收的写入数据是否要被写入所述多个存储器单元的LSB数据; 以及根据确定对写入数据进行编码。 当写入数据是要写入多个存储器单元的LSB数据时，根据写入数据对写入数据进行编码。 当写入数据不是要写入多个存储器单元的LSB数据时，写数据根据写数据和要写入多个存储单元的写数据的较低数据的编码数据进行编码。

公开(公告)号：US20140355348A1

公开(公告)日：2014-12-04

申请号：US14459736

申请日：2014-08-14

申请人： Yongjune KIM ,  Hong Rak SON ,  Seonghyeog CHOI ,  Junjin KONG

发明人： Yongjune KIM ,  Hong Rak SON ,  Seonghyeog CHOI ,  Junjin KONG

IPC分类号： G11C16/10 ,  G11C16/04

CPC分类号： G11C16/10 ,  G11C16/0483 ,  H01L27/1157 ,  H01L27/11582

摘要： Provided are a flash memory system and a word line interleaving method thereof. The flash memory system includes a memory cell array, and a word line interleaving logic. The memory cell array is connected to a plurality of word lines. The word line (WL) interleaving logic performs an interleaving operation on WL data corresponding to at least two different wordlines and programming data, including the interleaved data, to the memory cell array.

摘要翻译： 提供一种闪速存储器系统及其字线交错方法。 闪存系统包括存储单元阵列和字线交错逻辑。 存储单元阵列连接到多个字线。 字线（WL）交织逻辑对与至少两个不同字线对应的WL数据和包括交错数据的编程数据执行对存储单元阵列的交织操作。

公开(公告)号：US20120069664A1

公开(公告)日：2012-03-22

申请号：US13236176

申请日：2011-09-19

申请人： Yongjune KIM ,  Hong Rak SON ,  Seonghyeog CHOI ,  Junjin KONG

发明人： Yongjune KIM ,  Hong Rak SON ,  Seonghyeog CHOI ,  Junjin KONG

IPC分类号： G11C16/10 ,  G11C16/04

CPC分类号： G11C16/10 ,  G11C16/0483 ,  H01L27/1157 ,  H01L27/11582

摘要： Provided are a flash memory system and a word line interleaving method thereof. The flash memory system includes a memory cell array, and a word line interleaving logic. The memory cell array is connected to a plurality of word lines. The word line (WL) interleaving logic performs an interleaving operation on WL data corresponding to at least two different wordlines and programming data, including the interleaved data, to the memory cell array.

摘要翻译： 提供一种闪速存储器系统及其字线交错方法。 闪存系统包括存储单元阵列和字线交错逻辑。 存储单元阵列连接到多个字线。 字线（WL）交织逻辑对与至少两个不同字线对应的WL数据和包括交错数据的编程数据执行对存储单元阵列的交织操作。

公开(公告)号：US20120069657A1

公开(公告)日：2012-03-22

申请号：US13236249

申请日：2011-09-19

申请人： Seonghyeog CHOI ,  Hong Rak Son ,  Junjin Kong ,  Jaehong Kim ,  KyoungLae Cho ,  Yong June Kim

发明人： Seonghyeog CHOI ,  Hong Rak Son ,  Junjin Kong ,  Jaehong Kim ,  KyoungLae Cho ,  Yong June Kim

IPC分类号： G11C16/10 ,  G11C16/06

CPC分类号： G11C11/5621 ,  G11C16/10 ,  G11C16/3404

摘要： A memory device includes a memory cell array, a self interleaver configured to interleave and load data on the fly into a buffer circuit using an interleaving scheme, and a control logic configured to control programming of the interleaved data in the memory cell array.

摘要翻译： 存储器装置包括存储单元阵列，配置成使用交织方案将数据交错和加载到缓冲器电路中的自交织器以及被配置为控制对存储单元阵列中的交错数据的编程的控制逻辑。