公开(公告)号：US20120021583A1

公开(公告)日：2012-01-26

申请号：US12841174

申请日：2010-07-22

申请人： Chun-Yuan Wu ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien

发明人： Chun-Yuan Wu ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien

IPC分类号： H01L21/335 ,  H01L21/306 ,  H01L21/20

CPC分类号： H01L21/30608 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

摘要： A semiconductor process is disclosed. The semiconductor process includes the steps of: providing a substrate having a specific area defined thereon; and performing an etch process by using an etchant comprising H2O2 to etch the specific area for forming a recess.

摘要翻译： 公开了一种半导体工艺。 半导体工艺包括以下步骤：提供其上限定了特定区域的衬底; 以及通过使用包含H 2 O 2的蚀刻剂来蚀刻用于形成凹部的特定区域来进行蚀刻工艺。

公开(公告)号：US08405155B2

公开(公告)日：2013-03-26

申请号：US12888430

申请日：2010-09-23

申请人： Chiu-Hsien Yeh ,  Chun-Yuan Wu ,  Chin-Cheng Chien

发明人： Chiu-Hsien Yeh ,  Chun-Yuan Wu ,  Chin-Cheng Chien

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/7834 ,  H01L29/7848

摘要： A semiconductor structure comprises a substrate, a gate structure, at least a source/drain region, a recess and an epitaxial layer. The substrate includes an up surface. A gate structure is located on the upper surface. The source/drain region is located within the substrate beside the gate structure. The recess is located within the source/drain region. The epitaxial layer fills the recess, and the cross-sectional profile of the epitaxial layer is an octagon.

摘要翻译： 半导体结构包括衬底，栅极结构，至少源极/漏极区，凹部和外延层。 基板包括上表面。 门结构位于上表面。 源极/漏极区位于栅极结构旁边的衬底内。 凹槽位于源极/漏极区域内。 外延层填充凹槽，并且外延层的横截面轮廓是八边形。

公开(公告)号：US08329547B2

公开(公告)日：2012-12-11

申请号：US12841174

申请日：2010-07-22

申请人： Chun-Yuan Wu ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien

发明人： Chun-Yuan Wu ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien

IPC分类号： H01L21/306

CPC分类号： H01L21/30608 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

摘要： A semiconductor process is disclosed. The semiconductor process includes the steps of: providing a substrate having a specific area defined thereon; and performing an etch process by using an etchant comprising H2O2 to etch the specific area for forming a recess.

摘要翻译： 公开了一种半导体工艺。 半导体工艺包括以下步骤：提供其上限定了特定区域的衬底; 以及通过使用包含H 2 O 2的蚀刻剂来蚀刻用于形成凹部的特定区域来进行蚀刻工艺。

公开(公告)号：US20120244675A1

公开(公告)日：2012-09-27

申请号：US13070496

申请日：2011-03-24

申请人： Chun-Yuan Wu ,  Chin-Cheng Chien ,  Chiu-Hsien Yeh ,  Yeng-Peng Wang

发明人： Chun-Yuan Wu ,  Chin-Cheng Chien ,  Chiu-Hsien Yeh ,  Yeng-Peng Wang

IPC分类号： H01L21/336

CPC分类号： H01L29/66545 ,  H01L21/26506 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823878 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for forming a metal gate is provided. First, a dummy material is formed to completely cover a substrate. Second, a dopant is selectively implanted into the dummy material. Then, some of the dummy material is removed to expose part of the substrate and to form a dummy gate including a dopant region disposed between a first region and a second region. Later an interlayer dielectric layer is formed to surround the dummy gate. Next, a selective etching step is carried out to remove the first region to form a recess without substantially removing the dopant region. Afterwards, the recess is filled with a material set to form a metal gate.

摘要翻译： 提供一种用于形成金属栅极的方法。 首先，形成虚拟材料以完全覆盖基板。 第二，将掺杂剂选择性地注入到虚拟材料中。 然后，去除一些虚拟材料以暴露部分衬底并形成包括设置在第一区域和第二区域之间的掺杂剂区域的虚拟栅极。 之后形成层间电介质层以包围虚拟栅极。 接下来，进行选择性蚀刻步骤以去除第一区域以形成凹部，而基本上不去除掺杂剂区域。 之后，用设置成形成金属门的材料填充凹部。

公开(公告)号：US08551847B2

公开(公告)日：2013-10-08

申请号：US13070496

申请日：2011-03-24

申请人： Chun-Yuan Wu ,  Chin-Cheng Chien ,  Chiu-Hsien Yeh ,  Yeng-Peng Wang

发明人： Chun-Yuan Wu ,  Chin-Cheng Chien ,  Chiu-Hsien Yeh ,  Yeng-Peng Wang

IPC分类号： H01L21/336

CPC分类号： H01L29/66545 ,  H01L21/26506 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823878 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for forming a metal gate is provided. First, a dummy material is formed to completely cover a substrate. Second, a dopant is selectively implanted into the dummy material. Then, some of the dummy material is removed to expose part of the substrate and to form a dummy gate including a dopant region disposed between a first region and a second region. Later an interlayer dielectric layer is formed to surround the dummy gate. Next, a selective etching step is carried out to remove the first region to form a recess without substantially removing the dopant region. Afterwards, the recess is filled with a material set to form a metal gate.

摘要翻译： 提供一种用于形成金属栅极的方法。 首先，形成虚拟材料以完全覆盖基板。 第二，将掺杂剂选择性地注入到虚拟材料中。 然后，去除一些虚拟材料以暴露部分衬底并形成包括设置在第一区域和第二区域之间的掺杂剂区域的虚拟栅极。 之后形成层间电介质层以包围虚拟栅极。 接下来，进行选择性蚀刻步骤以去除第一区域以形成凹部，而基本上不去除掺杂剂区域。 之后，用设置成形成金属门的材料填充凹部。

公开(公告)号：US20120074468A1

公开(公告)日：2012-03-29

申请号：US12888430

申请日：2010-09-23

申请人： Chiu-Hsien Yeh ,  Chun-Yuan Wu ,  Chin-Cheng Chien

发明人： Chiu-Hsien Yeh ,  Chun-Yuan Wu ,  Chin-Cheng Chien

IPC分类号： H01L29/04

CPC分类号： H01L29/66636 ,  H01L29/165 ,  H01L29/7834 ,  H01L29/7848

摘要： A semiconductor structure comprises a substrate, a gate structure, at least a source/drain region, a recess and an epitaxial layer. The substrate includes an up surface. A gate structure is located on the upper surface. The source/drain region is located within the substrate beside the gate structure. The recess is located within the source/drain region. The epitaxial layer fills the recess, and the cross-sectional profile of the epitaxial layer is an octagon.

摘要翻译： 半导体结构包括衬底，栅极结构，至少源极/漏极区，凹部和外延层。 基板包括上表面。 门结构位于上表面。 源极/漏极区位于栅极结构旁边的衬底内。 凹槽位于源极/漏极区域内。 外延层填充凹槽，并且外延层的横截面轮廓是八边形。

公开(公告)号：US20120289009A1

公开(公告)日：2012-11-15

申请号：US13104981

申请日：2011-05-11

申请人： Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Yu-Wen Wang

发明人： Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Yu-Wen Wang

IPC分类号： H01L21/336 ,  H01L21/306

CPC分类号： H01L21/30608 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： A manufacturing method for a semiconductor structure includes providing a substrate having at least a gate structure formed thereon, performing a first wet etching process to etch the substrate at two sides of the gate structure, performing a second wet etching process to etch the substrate to form a recess respectively at two sides of the gate structure, and performing a selective epitaxial growth method to form an epitaxial layer having a diamond shape with a flat bottom respectively in the recess.

摘要翻译： 一种用于半导体结构的制造方法，包括提供至少形成有栅极结构的基板，执行第一湿蚀刻工艺以在栅极结构的两侧刻蚀基板，执行第二湿蚀刻工艺以蚀刻基板以形成 分别在所述栅极结构的两侧设置凹部，并且进行选择性外延生长方法以分别在所述凹部中形成具有平坦底部的菱形形状的外延层。

公开(公告)号：US08980753B2

公开(公告)日：2015-03-17

申请号：US12886580

申请日：2010-09-21

申请人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

发明人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

IPC分类号： H01L21/311 ,  H01L21/302 ,  H01L21/461 ,  C03C15/00 ,  C03C25/68 ,  C23F1/00 ,  B44C1/22 ,  H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/823807 ,  H01L21/823814

摘要： A method for fabricating a metal gate transistor is disclosed. The method includes the steps of: providing a substrate having a first transistor region and a second transistor region; forming a first metal-oxide semiconductor (MOS) transistor on the first transistor region and a second MOS transistor on the second transistor region, in which the first MOS transistor includes a first dummy gate and the second MOS transistor comprises a second dummy gate; forming a patterned hard mask on the second MOS transistor, in which the hard mask includes at least one metal atom; and using the patterned hard mask to remove the first dummy gate of the first MOS transistor.

摘要翻译： 公开了一种用于制造金属栅极晶体管的方法。 该方法包括以下步骤：提供具有第一晶体管区域和第二晶体管区域的衬底; 在第一晶体管区域上形成第一金属氧化物半导体（MOS）晶体管，在第二晶体管区域形成第二MOS晶体管，其中第一MOS晶体管包括第一虚拟栅极，第二MOS晶体管包括第二虚拟栅极; 在所述第二MOS晶体管上形成图案化的硬掩模，其中所述硬掩模包括至少一个金属原子; 以及使用图案化的硬掩模去除第一MOS晶体管的第一伪栅极。

公开(公告)号：US20120070995A1

公开(公告)日：2012-03-22

申请号：US12886580

申请日：2010-09-21

申请人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

发明人： Yeng-Peng Wang ,  Chun-Hsien Lin ,  Chiu-Hsien Yeh ,  Chin-Cheng Chien ,  Chan-Lon Yang

IPC分类号： H01L21/302

CPC分类号： H01L21/823842 ,  H01L21/823807 ,  H01L21/823814

摘要： A method for fabricating a metal gate transistor is disclosed. The method includes the steps of: providing a substrate having a first transistor region and a second transistor region; forming a first metal-oxide semiconductor (MOS) transistor on the first transistor region and a second MOS transistor on the second transistor region, in which the first MOS transistor includes a first dummy gate and the second MOS transistor comprises a second dummy gate; forming a patterned hard mask on the second MOS transistor, in which the hard mask includes at least one metal atom; and using the patterned hard mask to remove the first dummy gate of the first MOS transistor.

摘要翻译： 公开了一种用于制造金属栅极晶体管的方法。 该方法包括以下步骤：提供具有第一晶体管区域和第二晶体管区域的衬底; 在第一晶体管区域上形成第一金属氧化物半导体（MOS）晶体管，在第二晶体管区域形成第二MOS晶体管，其中第一MOS晶体管包括第一虚拟栅极，第二MOS晶体管包括第二虚拟栅极; 在所述第二MOS晶体管上形成图案化的硬掩模，其中所述硬掩模包括至少一个金属原子; 以及使用图案化的硬掩模去除第一MOS晶体管的第一伪栅极。

公开(公告)号：US20110086499A1

公开(公告)日：2011-04-14

申请号：US12577729

申请日：2009-10-13

申请人： Chin-Cheng Chien ,  Chan-Lon Yang ,  Chiu-Hsien Yeh

发明人： Chin-Cheng Chien ,  Chan-Lon Yang ,  Chiu-Hsien Yeh

IPC分类号： H01L21/265 ,  H01L21/306

CPC分类号： H01L21/31133 ,  G03F7/423 ,  H01L21/266

摘要： A method for removing a photoresist is disclosed. First, a substrate including a patterned photoresist is provided. Second, an ion implantation is carried out on the substrate. Then, a non-oxidative pre-treatment is carried out on the substrate. The non-oxidative pre-treatment provides hydrogen, a carrier gas and plasma. Later, a photoresist-stripping step is carried out so that the photoresist can be completely removed.

摘要翻译： 公开了一种去除光致抗蚀剂的方法。 首先，提供包括图案化光致抗蚀剂的基板。 其次，在基板上进行离子注入。 然后，在基板上进行非氧化性预处理。 非氧化预处理提供氢气，载气和等离子体。 之后，进行光致抗蚀剂剥离工序，使光致抗蚀剂能够被完全除去。