公开(公告)号：US20080199988A1

公开(公告)日：2008-08-21

申请号：US12033653

申请日：2008-02-19

申请人： Chizuko Ito ,  Mutsumi Masumoto

发明人： Chizuko Ito ,  Mutsumi Masumoto

IPC分类号： H01L21/58 ,  H05K3/10

CPC分类号： H05K1/111 ,  H01L21/4853 ,  H01L21/563 ,  H01L23/49838 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/1148 ,  H01L2224/13144 ,  H01L2224/16 ,  H01L2224/16237 ,  H01L2224/81193 ,  H01L2224/8121 ,  H01L2224/81385 ,  H01L2224/81815 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H05K3/3452 ,  H05K3/3484 ,  H05K2201/09727 ,  H05K2201/0989 ,  H05K2201/10674 ,  H05K2203/0278 ,  H05K2203/043 ,  Y02P70/611 ,  Y10T29/49151 ,  H01L2924/00012 ,  H01L2924/00

摘要： The objective of the present invention is to offer a method for forming a conductive pattern on a substrate and solder protrusions on the conductive pattern. The pitch of the conductive pattern corresponds to the pitch of electrodes on a semiconductor chip.

摘要翻译： 本发明的目的是提供一种在衬底上形成导电图案并在导电图案上形成焊料突起的方法。 导电图案的间距对应于半导体芯片上的电极间距。

公开(公告)号：US07947602B2

公开(公告)日：2011-05-24

申请号：US12033653

申请日：2008-02-19

申请人： Chizuko Ito ,  Mutsumi Masumoto

发明人： Chizuko Ito ,  Mutsumi Masumoto

IPC分类号： H01L21/44

CPC分类号： H05K1/111 ,  H01L21/4853 ,  H01L21/563 ,  H01L23/49838 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/1148 ,  H01L2224/13144 ,  H01L2224/16 ,  H01L2224/16237 ,  H01L2224/81193 ,  H01L2224/8121 ,  H01L2224/81385 ,  H01L2224/81815 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H05K3/3452 ,  H05K3/3484 ,  H05K2201/09727 ,  H05K2201/0989 ,  H05K2201/10674 ,  H05K2203/0278 ,  H05K2203/043 ,  Y02P70/611 ,  Y10T29/49151 ,  H01L2924/00012 ,  H01L2924/00

摘要： The objective of the present invention is to offer a method for forming a conductive pattern on a substrate and solder protrusions on the conductive pattern. The pitch of the conductive pattern corresponds to the pitch of electrodes on a semiconductor chip.

摘要翻译： 本发明的目的是提供一种在衬底上形成导电图案并在导电图案上形成焊料突起的方法。 导电图案的间距对应于半导体芯片上的电极间距。