公开(公告)号：US08402314B2

公开(公告)日：2013-03-19

申请号：US12963975

申请日：2010-12-09

申请人： Deniz Balkan ,  Kevin R. Walker ,  Mitchell P. Lichtenberg, Jr.

发明人： Deniz Balkan ,  Kevin R. Walker ,  Mitchell P. Lichtenberg, Jr.

IPC分类号： G06F11/00

CPC分类号： G06F11/26 ,  G06F11/3656

摘要： A method and apparatus of stopping a functional block of an integrated circuit (IC) for debugging purposes is disclosed. In one embodiment, an IC includes a number of functional units accessible by an external debugger via a debug port (DP). During a debug operation, a power controller in the IC may power down a functional unit. When the functional unit is powered off, a first register may be programmed. Responsive to the programming of the first register, a first signal may be asserted and provided to the functional unit. When power is restored to the functional unit, operation of the functional unit may be halted prior to execution of instructions or other operations, responsive to the signal.

摘要翻译： 公开了一种停止用于调试目的的集成电路（IC）的功能块的方法和装置。 在一个实施例中，IC包括可由外部调试器经由调试端口（DP）访问的多个功能单元。 在调试操作期间，IC中的电源控制器可以关闭功能单元。 当功能单元关闭电源时，可以对第一个寄存器进行编程。 响应于第一寄存器的编程，第一信号可以被断言并提供给功能单元。 当功能恢复到功能单元时，可以在执行指令或其他操作之前响应于该信号来停止功能单元的操作。

公开(公告)号：US20120151264A1

公开(公告)日：2012-06-14

申请号：US12963975

申请日：2010-12-09

申请人： Deniz Balkan ,  Kevin R. Walker ,  Mitchell P. Lichtenberg, JR.

发明人： Deniz Balkan ,  Kevin R. Walker ,  Mitchell P. Lichtenberg, JR.

IPC分类号： G06F11/07

CPC分类号： G06F11/26 ,  G06F11/3656

摘要： A method and apparatus of stopping a functional block of an integrated circuit (IC) for debugging purposes is disclosed. In one embodiment, an IC includes a number of functional units accessible by an external debugger via a debug port (DP). During a debug operation, a power controller in the IC may power down a functional unit. When the functional unit is powered off, a first register may be programmed. Responsive to the programming of the first register, a first signal may be asserted and provided to the functional unit. When power is restored to the functional unit, operation of the functional unit may be halted prior to execution of instructions or other operations, responsive to the signal.

摘要翻译： 公开了一种停止用于调试目的的集成电路（IC）的功能块的方法和装置。 在一个实施例中，IC包括可由外部调试器经由调试端口（DP）访问的多个功能单元。 在调试操作期间，IC中的电源控制器可以关闭功能单元。 当功能单元关闭电源时，可以对第一个寄存器进行编程。 响应于第一寄存器的编程，第一信号可以被断言并提供给功能单元。 当功能恢复到功能单元时，可以在执行指令或其他操作之前响应于该信号来停止功能单元的操作。

公开(公告)号：US08949756B2

公开(公告)日：2015-02-03

申请号：US12965281

申请日：2010-12-10

申请人： Deniz Balkan ,  Kevin R. Walker ,  Mitchell P. Lichtenberg, Jr.

发明人： Deniz Balkan ,  Kevin R. Walker ,  Mitchell P. Lichtenberg, Jr.

IPC分类号： G06F17/50 ,  G01R31/317

CPC分类号： G01R31/31705 ,  G01R31/31727

摘要： A debug port configured to generate and provide a return clock is disclosed. In one embodiment, an integrated circuit (IC) includes one or more functional units and a debug port (DP). The DP is configured to enable access by an external debugger to the functional unit(s) of the IC for debugging purposes. The DP includes circuitry that may generate a first clock signal that is provided to the functional unit(s) during debug operations. Receiving test result data at the DP may require a return clock signal that is not provided by the functional unit(s). Accordingly, the IC may include a clock modifier coupled to receive the first clock signal. The clock modifier may generate a second clock signal based on the first, the second clock signal being provided to the DP as a return clock signal.

摘要翻译： 公开了一种被配置为生成并提供返回时钟的调试端口。 在一个实施例中，集成电路（IC）包括一个或多个功能单元和调试端口（DP）。 DP被配置为使得外部调试器能够访问IC的功能单元以用于调试目的。 DP包括可以在调试操作期间产生提供给功能单元的第一时钟信号的电路。 在DP接收测试结果数据可能需要不由功能单元提供的返回时钟信号。 因此，IC可以包括耦合以接收第一时钟信号的时钟修改器。 时钟修改器可以基于第一个第二时钟信号产生第二时钟信号，第二时钟信号作为返回时钟信号提供给DP。

公开(公告)号：US20120150479A1

公开(公告)日：2012-06-14

申请号：US12965281

申请日：2010-12-10

申请人： Deniz Balkan ,  Kevin R. Walker ,  Mitchell P. Lichtenberg,, JR.

发明人： Deniz Balkan ,  Kevin R. Walker ,  Mitchell P. Lichtenberg,, JR.

IPC分类号： G06F19/00

CPC分类号： G01R31/31705 ,  G01R31/31727

摘要： A debug port configured to generate and provide a return clock is disclosed. In one embodiment, an integrated circuit (IC) includes one or more functional units and a debug port (DP). The DP is configured to enable access by an external debugger to the functional unit(s) of the IC for debugging purposes. The DP includes circuitry that may generate a first clock signal that is provided to the functional unit(s) during debug operations. Receiving test result data at the DP may require a return clock signal that is not provided by the functional unit(s). Accordingly, the IC may include a clock modifier coupled to receive the first clock signal. The clock modifier may generate a second clock signal based on the first, the second clock signal being provided to the DP as a return clock signal.

摘要翻译： 公开了一种被配置为生成并提供返回时钟的调试端口。 在一个实施例中，集成电路（IC）包括一个或多个功能单元和调试端口（DP）。 DP被配置为使得外部调试器能够访问IC的功能单元以用于调试目的。 DP包括可以在调试操作期间产生提供给功能单元的第一时钟信号的电路。 在DP接收测试结果数据可能需要不由功能单元提供的返回时钟信号。 因此，IC可以包括耦合以接收第一时钟信号的时钟修改器。 时钟修改器可以基于第一个第二时钟信号产生第二时钟信号，第二时钟信号作为返回时钟信号提供给DP。

公开(公告)号：US20120159088A1

公开(公告)日：2012-06-21

申请号：US12971902

申请日：2010-12-17

申请人： Deniz Balkan ,  Gurjeet S. Saund ,  Vijay Gupta

发明人： Deniz Balkan ,  Gurjeet S. Saund ,  Vijay Gupta

IPC分类号： G06F12/00

CPC分类号： G06F13/1668

摘要： Systems and methods for processing quality-of-service (QoS) information of memory transactions are described. In an embodiment, a method comprises receiving identification information and quality-of-service information corresponding to a first or original memory transaction transmitted from a hardware subsystem to a memory, receiving a given memory transaction from a processor complex that does not support quality-of-service encoding, determining whether the given memory transaction matches the original memory transaction, and appending the stored quality-of-service information to the given memory transaction in response to the given memory transaction matching the original memory transaction. In some embodiments, a system may be implemented as a system-on-a-chip (SoC). Devices suitable for using these systems include, for example, desktop and laptop computers, tablets, network appliances, mobile phones, personal digital assistants, e-book readers, televisions, and game consoles.

摘要翻译： 描述了用于处理存储器事务的服务质量（QoS）信息的系统和方法。 在一个实施例中，一种方法包括接收与从硬件子系统发送到存储器的第一或原始存储器事务对应的标识信息和服务质量信息，从不支持质量的处理器复合体接收给定的存储器事务 - 服务编码，确定给定的存储器事务是否与原始存储器事务相匹配，以及响应于与原始存储器事务匹配的给定存储器事务，将存储的服务质量信息附加到给定存储器事务。 在一些实施例中，系统可以被实现为片上系统（SoC）。 适用于这些系统的设备包括例如台式和膝上型计算机，平板电脑，网络设备，移动电话，个人数字助理，电子书阅读器，电视机和游戏机。

公开(公告)号：US20120159083A1

公开(公告)日：2012-06-21

申请号：US12971779

申请日：2010-12-17

申请人： Deniz Balkan ,  Gurjeet S. Saund

发明人： Deniz Balkan ,  Gurjeet S. Saund

IPC分类号： G06F12/08 ,  G06F12/00

CPC分类号： G06F13/385 ,  G06F12/0815

摘要： Systems and methods for performing memory transactions are described. In an embodiment, a system comprises a processor configured to perform an action in response to a transaction indicative of a request originated by a hardware subsystem. A logic circuit is configured to receive the transaction. In response to identifying a specific characteristic of the transaction, the logic circuit splits the transaction into two or more other transactions. The two or more other transactions enable the processor to satisfy the request without performing the action. The system also includes an interface circuit configured to receive the request originated by the hardware subsystem and provide the transaction to the logic circuit. In some embodiments, a system may be implemented as a system-on-a-chip (SoC). Devices suitable for using these systems include, for example, desktop and laptop computers, tablets, network appliances, mobile phones, personal digital assistants, e-book readers, televisions, and game consoles.

摘要翻译： 描述用于执行存储器事务的系统和方法。 在一个实施例中，系统包括被配置为响应于指示由硬件子系统发起的请求的事务执行动作的处理器。 逻辑电路被配置为接收事务。 响应于识别交易的特定特征，逻辑电路将交易分为两个或更多个其他交易。 两个或多个其他事务使处理器能够满足请求而不执行该操作。 该系统还包括接口电路，其被配置为接收由硬件子系统发起的请求并将事务提供给逻辑电路。 在一些实施例中，系统可以被实现为片上系统（SoC）。 适用于这些系统的设备包括例如台式和膝上型计算机，平板电脑，网络设备，移动电话，个人数字助理，电子书阅读器，电视机和游戏机。

公开(公告)号：US08806232B2

公开(公告)日：2014-08-12

申请号：US12894516

申请日：2010-09-30

申请人： Timothy J. Millet ,  Erik P. Machnicki ,  Deniz Balkan ,  Vijay Gupta

发明人： Timothy J. Millet ,  Erik P. Machnicki ,  Deniz Balkan ,  Vijay Gupta

IPC分类号： G06F1/00 ,  G06F1/26 ,  G06F1/32 ,  G06F13/28 ,  G06F12/08

CPC分类号： G06F1/3203 ,  G06F1/3275 ,  G06F1/3287 ,  G06F12/0802 ,  G06F2212/1028 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/171 ,  Y02D50/20

摘要： In an embodiment, a control circuit is configured to transmit operations to a circuit block that is being powered up after being powered down, to reinitialize the circuit block for operation. The operations may be stored in a memory (e.g. a set of registers) to which the control circuit is coupled. In an embodiment, the control circuit may also be configured to transmit other operations from the memory to the circuit block prior to the circuit block being powered down. Accordingly, the circuit block may be powered up or powered down even during times that the processors in the system are powered down (and thus software is not executable at the time), without waking the processors for the power up/power down event. In an embodiment, the circuit block may be a cache coupled to the one or more processors.

摘要翻译： 在一个实施例中，控制电路被配置为向断电后正在上电的电路块传送操作，以重新初始化电路块以进行操作。 操作可以存储在控制电路耦合到的存储器（例如一组寄存器）中。 在一个实施例中，控制电路还可以被配置为在电路块断电之前将其他操作从存储器传送到电路块。 因此，即使在系统中的处理器断电（并且因此软件不可执行的时候），即使在唤醒处理器以进行上电/断电事件的时间内，电路块也可以上电或掉电。 在一个实施例中，电路块可以是耦合到一个或多个处理器的高速缓存器。

公开(公告)号：US08769239B2

公开(公告)日：2014-07-01

申请号：US12971985

申请日：2010-12-17

申请人： Deniz Balkan ,  Gurjeet S. Saund

发明人： Deniz Balkan ,  Gurjeet S. Saund

IPC分类号： G06F12/00

CPC分类号： G06F13/385 ,  G06F12/0835 ,  G06F2213/0038

摘要： Systems and methods for re-mapping memory transactions are described. In an embodiment, a method includes receiving a memory request from a hardware subsystem to a memory, replacing a first identifier with a modified identifier in the memory request, and transmitting the memory request to the memory through a processor complex. The method further includes receiving a response from the memory, determining that the response corresponds to the memory request, replacing the modified identifier with the first identifier in the response, and transmitting the response to the hardware subsystem. In some embodiments, a system may be implemented as a system-on-a-chip (SoC). Devices suitable for using these systems include, for example, desktop and laptop computers, tablets, network appliances, mobile phones, personal digital assistants, e-book readers, televisions, and game consoles.

摘要翻译： 描述用于重新映射内存事务的系统和方法。 在一个实施例中，一种方法包括从硬件子系统向存储器接收存储器请求，用存储器请求中的经修改的标识符替换第一标识符，以及通过处理器复合体将存储器请求发送到存储器。 所述方法还包括从所述存储器接收响应，确定所述响应对应于所述存储器请求，用所述响应中的所述第一标识符替换所述修改的标识符，以及将所述响应发送到所述硬件子系统。 在一些实施例中，系统可以被实现为片上系统（SoC）。 适用于这些系统的设备包括例如台式和膝上型计算机，平板电脑，网络设备，移动电话，个人数字助理，电子书阅读器，电视机和游戏机。

公开(公告)号：US08607022B2

公开(公告)日：2013-12-10

申请号：US12971902

申请日：2010-12-17

申请人： Deniz Balkan ,  Gurjeet S. Saund ,  Vijay Gupta

发明人： Deniz Balkan ,  Gurjeet S. Saund ,  Vijay Gupta

IPC分类号： G06F12/00

CPC分类号： G06F13/1668

摘要： Systems and methods for processing quality-of-service (QoS) information of memory transactions are described. In an embodiment, a method comprises receiving identification information and quality-of-service information corresponding to a first or original memory transaction transmitted from a hardware subsystem to a memory, receiving a given memory transaction from a processor complex that does not support quality-of-service encoding, determining whether the given memory transaction matches the original memory transaction, and appending the stored quality-of-service information to the given memory transaction in response to the given memory transaction matching the original memory transaction. In some embodiments, a system may be implemented as a system-on-a-chip (SoC). Devices suitable for using these systems include, for example, desktop and laptop computers, tablets, network appliances, mobile phones, personal digital assistants, e-book readers, televisions, and game consoles.

摘要翻译： 描述了用于处理存储器事务的服务质量（QoS）信息的系统和方法。 在一个实施例中，一种方法包括接收与从硬件子系统发送到存储器的第一或原始存储器事务对应的标识信息和服务质量信息，从不支持质量的处理器复合体接收给定的存储器事务 - 服务编码，确定给定的存储器事务是否与原始存储器事务相匹配，以及响应于与原始存储器事务匹配的给定存储器事务，将存储的服务质量信息附加到给定存储器事务。 在一些实施例中，系统可以被实现为片上系统（SoC）。 适用于这些系统的设备包括例如台式和膝上型计算机，平板电脑，网络设备，移动电话，个人数字助理，电子书阅读器，电视机和游戏机。

公开(公告)号：US20120159038A1

公开(公告)日：2012-06-21

申请号：US12971985

申请日：2010-12-17

申请人： Deniz Balkan ,  Gurjeet S. Saund

发明人： Deniz Balkan ,  Gurjeet S. Saund

IPC分类号： G06F12/06

CPC分类号： G06F13/385 ,  G06F12/0835 ,  G06F2213/0038

摘要： Systems and methods for re-mapping memory transactions are described. In an embodiment, a method includes receiving a memory request from a hardware subsystem to a memory, replacing a first identifier with a modified identifier in the memory request, and transmitting the memory request to the memory through a processor complex. The method further includes receiving a response from the memory, determining that the response corresponds to the memory request, replacing the modified identifier with the first identifier in the response, and transmitting the response to the hardware subsystem. In some embodiments, a system may be implemented as a system-on-a-chip (SoC). Devices suitable for using these systems include, for example, desktop and laptop computers, tablets, network appliances, mobile phones, personal digital assistants, e-book readers, televisions, and game consoles.

摘要翻译： 描述用于重新映射内存事务的系统和方法。 在一个实施例中，一种方法包括从硬件子系统向存储器接收存储器请求，用存储器请求中的经修改的标识符替换第一标识符，以及通过处理器复合体将存储器请求发送到存储器。 所述方法还包括从所述存储器接收响应，确定所述响应对应于所述存储器请求，用所述响应中的所述第一标识符替换所述修改的标识符，以及将所述响应发送到所述硬件子系统。 在一些实施例中，系统可以被实现为片上系统（SoC）。 适用于这些系统的设备包括例如台式和膝上型计算机，平板电脑，网络设备，移动电话，个人数字助理，电子书阅读器，电视机和游戏机。