公开(公告)号：US4072978A

公开(公告)日：1978-02-07

申请号：US814528

申请日：1977-07-11

申请人： Dennis D. Buss ,  Stephen P. Emmons ,  James B. Barton

发明人： Dennis D. Buss ,  Stephen P. Emmons ,  James B. Barton

IPC分类号： H01L29/768 ,  H01L29/78

CPC分类号： H01L29/76808

摘要： MOSFET structures are frequently used to establish the charge level in the first potential well of a CCD in accordance with an external voltage. When employed conventionally there exists a finite amount of charge under the MOSFET gate at the instant of turnoff. An indeterminate amount of this charge flows into the first potential well thereby giving rise to an uncertainty in the amount of charge in the well. Use of the invention disclosed eliminates this source of uncertainty.

摘要翻译： 常常使用MOSFET结构来根据外部电压来建立CCD的第一势阱中的电荷水平。 当采用传统方法时，在MOSFET栅极处在断电时刻存在有限量的电荷。 这种电荷的不确定量流入第一势阱，从而导致阱中的电荷量的不确定性。 所公开的发明的使用消除了这种不确定性的来源。

公开(公告)号：US3947698A

公开(公告)日：1976-03-30

申请号：US398285

申请日：1973-09-17

申请人： Tom F. Cheek, Jr. ,  James B. Barton

发明人： Tom F. Cheek, Jr. ,  James B. Barton

IPC分类号： G11C19/28 ,  G11C27/00 ,  G11C27/04 ,  H01L27/105 ,  H03K17/00 ,  H01L27/10 ,  H03K13/258 ,  H04J3/10

CPC分类号： H01L27/1057 ,  G11C19/285 ,  G11C27/00 ,  G11C27/04 ,  H03K17/005

摘要： A charge coupled device analog multiplexer in which a CCD shift register is characterized by an array of sets of phase electrodes. A plurality of charge packet injection input channels lead to an electrode in each of preselected sets in the array. A transfer gate common to all input channels admits charge packets to the array. A clock applies shift voltages to the array to move said charge packets to the multiplexer output where detector means responds to charge packets appearing at the output.

摘要翻译： 电荷耦合器件模拟多路复用器，其中CCD移位寄存器的特征在于相位电极组的阵列。 多个电荷包注入输入通道导致阵列中的每个预选集合中的电极。 所有输入通道共用的传输门允许将数据包送入阵列。 时钟将移位电压施加到阵列以将所述电荷分组移动到多路复用器输出，其中检测器装置响应出现在输出端的充电分组。

公开(公告)号：US06552573B1

公开(公告)日：2003-04-22

申请号：US09713585

申请日：2000-11-15

申请人： James B. Barton

发明人： James B. Barton

IPC分类号： H03K19096

CPC分类号： H03K19/0963

摘要： A reduced-leakage current dynamic circuit (10) is disclosed that includes a logic circuit (30), a pre-charge transistor (32), and a standby transistor (40). The logic circuit (30) is coupled to an internal output node (50). The logic circuit (30) includes a plurality of logic transistors (60 and 62) having a low threshold voltage. The pre-charge transistor (32) is coupled to the internal output node (50). The pre-charge transistor (32) is operable to provide a pre-charge voltage at the internal output node (50) and has a standard threshold voltage. The standby transistor (40) is coupled to the internal output node (50). The standby transistor (40) is operable to provide a standby voltage at the internal output node (50).

摘要翻译： 公开了一种包括逻辑电路（30），预充电晶体管（32）和备用晶体管（40）的减小漏电流动态电路（10）。 逻辑电路（30）耦合到内部输出节点（50）。 逻辑电路（30）包括具有低阈值电压的多个逻辑晶体管（60和62）。 预充电晶体管（32）耦合到内部输出节点（50）。 预充电晶体管（32）可操作以在内部输出节点（50）处提供预充电电压并具有标准阈值电压。 待机晶体管（40）耦合到内部输出节点（50）。 待机晶体管（40）可操作以在内部输出节点（50）处提供备用电压。