公开(公告)号：US06605513B2

公开(公告)日：2003-08-12

申请号：US09729699

申请日：2000-12-06

申请人： Eric N. Paton ,  Ercan Adem ,  Jacques J. Bertrand ,  Paul R. Besser ,  Matthew S. Buynoski ,  John Clayton Foster ,  Paul L. King ,  George Jonathan Kluth ,  Minh Van Ngo ,  Christy Mei-Chu Woo

发明人： Eric N. Paton ,  Ercan Adem ,  Jacques J. Bertrand ,  Paul R. Besser ,  Matthew S. Buynoski ,  John Clayton Foster ,  Paul L. King ,  George Jonathan Kluth ,  Minh Van Ngo ,  Christy Mei-Chu Woo

IPC分类号： H01L21336

CPC分类号： H01L29/665 ,  H01L21/28061 ,  H01L21/28518 ,  H01L29/4933

摘要： A self-aligned silicide process that can accommodate a low thermal budget and form silicide regions of small dimensions in a controlled reaction. In a first temperature treatment, nickel metal or nickel alloy is reacted with a silicon material to form at least one high resistance nickel silicide region. Unreacted nickel is removed. A dielectric layer is then deposited over a high resistance nickel silicide regions. In a second temperature treatment, the at least one high resistance nickel silicide region and dielectric layer are reacted at a prescribed temperature to form at least one low resistance silicide region and process the dielectric layer. Bridging between regions is avoided by the two-step process as silicide growth is controlled, and unreacted nickel between silicide regions is removed after the first temperature treatment. The processing of the high resistance nickel silicide regions and the dielectric layer are conveniently combined into a single temperature treatment.

摘要翻译： 自对准硅化物工艺，可以适应低热预算，并在受控反应中形成小尺寸的硅化物区域。 在第一温度处理中，镍金属或镍合金与硅材料反应以形成至少一个高电阻镍硅化物区域。 去除未反应的镍。 然后将电介质层沉积在高电阻镍硅化物区域上。 在第二温度处理中，至少一个高电阻镍硅化物区域和电介质层在规定温度下反应以形成至少一个低电阻硅化物区域并处理介电层。 通过控制硅化物生长的两步法避免区域之间的桥接，并且在第一温度处理之后去除硅化物区域之间的未反应的镍。 将高电阻镍硅化物区域和电介质层的处理方便地组合成单温度处理。

公开(公告)号：US06458679B1

公开(公告)日：2002-10-01

申请号：US09780454

申请日：2001-02-12

申请人： Eric N. Paton ,  Paul R. Besser ,  Matthew S. Buynoski ,  Qi Xiang ,  Paul L. King ,  John Clayton Foster

发明人： Eric N. Paton ,  Paul R. Besser ,  Matthew S. Buynoski ,  Qi Xiang ,  Paul L. King ,  John Clayton Foster

IPC分类号： H01L213205

CPC分类号： H01L29/66583 ,  H01L21/28052 ,  H01L29/4941

摘要： A damascene gate semiconductor structure that is formed utilizing a silicide stop layer. Initially, a gate opening is provided in an insulating layer on a substrate. A first dielectric layer is deposited in the gate opening over the substrate. A silicide stop layer is then deposited in the gate opening over the first silicon layer. A second silicon layer is then deposited in the gate opening over the silicide stop layer. A metal or alloy layer is then deposited over the insulating and the second silicon layer. The damascene semiconductor structure is then temperature treated to react the metal or alloy layer with the second silicon layer to form a silicide layer. Any unreated metal or alloy is then removed from the metal or alloy layer.

摘要翻译： 利用硅化物停止层形成的镶嵌栅极半导体结构。 首先，在基板上的绝缘层中设置栅极开口。 第一介电层沉积在衬底上的栅极开口中。 然后在第一硅层上的栅极开口中沉积硅化物阻挡层。 然后在硅化物停止层上的栅极开口中沉积第二硅层。 然后在绝缘层和第二硅层上沉积金属或合金层。 然后对镶嵌半导体结构进行温度处理以使金属或合金层与第二硅层反应形成硅化物层。 然后从金属或合金层中除去任何未反应的金属或合金。

公开(公告)号：US06784506B2

公开(公告)日：2004-08-31

申请号：US09939744

申请日：2001-08-28

申请人： Qi Xiang ,  Paul R. Besser ,  Matthew S. Buynoski ,  John Clayton Foster ,  Paul L. King ,  Eric N. Paton

发明人： Qi Xiang ,  Paul R. Besser ,  Matthew S. Buynoski ,  John Clayton Foster ,  Paul L. King ,  Eric N. Paton

IPC分类号： H01L2976

CPC分类号： H01L29/4933 ,  H01L21/28167 ,  H01L21/28194 ,  H01L29/517 ,  H01L29/518 ,  H01L29/665

摘要： A method for preventing the thermal decomposition of a high-K dielectric layer of a gate electrode during the formation of a metal silicide on the gate electrode by using nickel as the metal component of the silicide.

摘要翻译： 通过使用镍作为硅化物的金属成分，在栅电极形成金属硅化物期间防止栅电极的高K电介质层的热分解的方法。

公开(公告)号：US06764912B1

公开(公告)日：2004-07-20

申请号：US09919943

申请日：2001-08-02

申请人： John Clayton Foster ,  Eric N. Paton ,  Matthew S. Buynoski ,  Qi Xiang ,  Paul R. Besser ,  Paul L. King

发明人： John Clayton Foster ,  Eric N. Paton ,  Matthew S. Buynoski ,  Qi Xiang ,  Paul R. Besser ,  Paul L. King

IPC分类号： H01L21336

CPC分类号： H01L21/28194 ,  H01L29/51 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6656

摘要： The formation of metal silicides in silicon nitride spacers on a gate electrode causes bridging between a gate electrode and the source and drain regions of a semiconductor device. The bridging is prevented by forming a thin layer of silicon oxide on the silicon nitride spacers prior to forming the metal silicide layers on the device.

摘要翻译： 栅电极上的氮化硅间隔物中的金属硅化物的形成导致栅电极与半导体器件的源区和漏区之间的桥接。 通过在器件上形成金属硅化物层之前在氮化硅间隔物上形成氧化硅薄层来防止桥接。