公开(公告)号：US20070157197A1

公开(公告)日：2007-07-05

申请号：US11323114

申请日：2005-12-30

申请人： Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Richard Uhlig ,  Udo Steinberg ,  Sebastian Schoenberg ,  Sridhar Muthrasanallur ,  Steven Bennett ,  Andrew Anderson ,  Erik Cota-Robles

发明人： Gilbert Neiger ,  Rajesh Madukkarumukumana ,  Richard Uhlig ,  Udo Steinberg ,  Sebastian Schoenberg ,  Sridhar Muthrasanallur ,  Steven Bennett ,  Andrew Anderson ,  Erik Cota-Robles

IPC分类号： G06F9/455

CPC分类号： G06F13/24 ,  G06F9/45533 ,  G06F9/4812

摘要： Embodiments of apparatuses, methods, and systems for delivering an interrupt to a virtual processor are disclosed. In one embodiment, an apparatus includes an interface to receive an interrupt request, delivery logic, and exit logic. The delivery logic is to determine, based on an attribute of the interrupt request, whether the interrupt request is to be delivered to the virtual processor. The exit logic is to transfer control to a host if the delivery logic determines that the interrupt request is not to be delivered to the virtual processor.

摘要翻译： 公开了用于向虚拟处理器递送中断的装置，方法和系统的实施例。 在一个实施例中，装置包括用于接收中断请求，传递逻辑和退出逻辑的接口。 交付逻辑是基于中断请求的属性来确定中断请求是否被传送到虚拟处理器。 如果传递逻辑确定中断请求不被传送到虚拟处理器，则出口逻辑是将控制传送到主机。

公开(公告)号：US20060288130A1

公开(公告)日：2006-12-21

申请号：US11157675

申请日：2005-06-21

申请人： Rajesh Madukkarumukumana ,  Udo Steinberg ,  Steven Bennett ,  Andrew Anderson ,  Gilbert Neiger

发明人： Rajesh Madukkarumukumana ,  Udo Steinberg ,  Steven Bennett ,  Andrew Anderson ,  Gilbert Neiger

IPC分类号： G06F13/28

CPC分类号： G06F12/1081 ,  G06F13/28

摘要： A apparatus is disclosed. The apparatus includes a remapping circuit to facilitate access of one or more I/O devices to a memory device for direct memory access (DMA) transactions. The remapping circuit includes a translation mechanism to perform memory address translations for I/O DMA transactions via address window-based translations.

摘要翻译： 公开了一种装置。 该装置包括重新映射电路，以便于将一个或多个I / O设备访问到用于直接存储器访问（DMA）事务的存储器设备。 重新映射电路包括一个翻译机制，用于通过地址窗口的翻译来执行用于I / O DMA事务的存储器地址转换。

公开(公告)号：US08938737B2

公开(公告)日：2015-01-20

申请号：US13605412

申请日：2012-09-06

申请人： Gilbert Neiger ,  Rajesh Sankaran Madukkarumukumana ,  Richard A. Uhlig ,  Udo Steinberg ,  Sebastian Schoenberg ,  Sridhar Muthrasanallur ,  Steven M. Bennett ,  Andrew V. Anderson ,  Erik C. Cota-Robles

发明人： Gilbert Neiger ,  Rajesh Sankaran Madukkarumukumana ,  Richard A. Uhlig ,  Udo Steinberg ,  Sebastian Schoenberg ,  Sridhar Muthrasanallur ,  Steven M. Bennett ,  Andrew V. Anderson ,  Erik C. Cota-Robles

IPC分类号： G06F9/455 ,  G06F13/24 ,  G06F13/26 ,  G06F9/48

CPC分类号： G06F13/24 ,  G06F9/45533 ,  G06F9/4812

摘要： Embodiments of apparatuses, methods, and systems for delivering an interrupt to a virtual processor are disclosed. In one embodiment, an apparatus includes an interface to receive an interrupt request, delivery logic, and exit logic. The delivery logic is to determine, based on an attribute of the interrupt request, whether the interrupt request is to be delivered to the virtual processor. The exit logic is to transfer control to a host if the delivery logic determines that the interrupt request is not to be delivered to the virtual processor.

摘要翻译： 公开了用于向虚拟处理器递送中断的装置，方法和系统的实施例。 在一个实施例中，装置包括用于接收中断请求，传递逻辑和退出逻辑的接口。 交付逻辑是基于中断请求的属性来确定中断请求是否被传送到虚拟处理器。 如果传递逻辑确定中断请求不被传送到虚拟处理器，则出口逻辑是将控制传送到主机。

公开(公告)号：US20120331467A1

公开(公告)日：2012-12-27

申请号：US13605412

申请日：2012-09-06

申请人： Gilbert Neiger ,  Rajesh Sankaran Madukkarumukumana ,  Richard A. Uhlig ,  Udo Steinberg ,  Sebastian Schoenberg ,  Sridhar Muthrasanallur ,  Steven M. Bennett ,  Andrew V. Anderson ,  Erik C. Cota-Robles

发明人： Gilbert Neiger ,  Rajesh Sankaran Madukkarumukumana ,  Richard A. Uhlig ,  Udo Steinberg ,  Sebastian Schoenberg ,  Sridhar Muthrasanallur ,  Steven M. Bennett ,  Andrew V. Anderson ,  Erik C. Cota-Robles

IPC分类号： G06F9/455

CPC分类号： G06F13/24 ,  G06F9/45533 ,  G06F9/4812

摘要： Embodiments of apparatuses, methods, and systems for delivering an interrupt to a virtual processor are disclosed. In one embodiment, an apparatus includes an interface to receive an interrupt request, delivery logic, and exit logic. The delivery logic is to determine, based on an attribute of the interrupt request, whether the interrupt request is to be delivered to the virtual processor. The exit logic is to transfer control to a host if the delivery logic determines that the interrupt request is not to be delivered to the virtual processor.

摘要翻译： 公开了用于向虚拟处理器递送中断的装置，方法和系统的实施例。 在一个实施例中，装置包括用于接收中断请求，传递逻辑和退出逻辑的接口。 交付逻辑是基于中断请求的属性来确定中断请求是否被传送到虚拟处理器。 如果传递逻辑确定中断请求不被传送到虚拟处理器，则出口逻辑是将控制传送到主机。

公开(公告)号：US08286162B2

公开(公告)日：2012-10-09

申请号：US11323114

申请日：2005-12-30

申请人： Gilbert Neiger ,  Rajesh Sankaran Madukkarumukumana ,  Richard A. Uhlig ,  Udo Steinberg ,  Sebastian Schoenberg ,  Sridhar Muthrasanallur ,  Steven M. Bennett ,  Andrew V. Anderson ,  Erik C. Cota-Robles

发明人： Gilbert Neiger ,  Rajesh Sankaran Madukkarumukumana ,  Richard A. Uhlig ,  Udo Steinberg ,  Sebastian Schoenberg ,  Sridhar Muthrasanallur ,  Steven M. Bennett ,  Andrew V. Anderson ,  Erik C. Cota-Robles

IPC分类号： G06F9/445 ,  G06F9/46 ,  G06F13/24 ,  G06F13/26 ,  G06F3/00 ,  G06F13/00

CPC分类号： G06F13/24 ,  G06F9/45533 ,  G06F9/4812

摘要： Embodiments of apparatuses, methods, and systems for delivering an interrupt to a virtual processor are disclosed. In one embodiment, an apparatus includes an interface to receive an interrupt request, delivery logic, and exit logic. The delivery logic is to determine, based on an attribute of the interrupt request, whether the interrupt request is to be delivered to the virtual processor. The exit logic is to transfer control to a host if the delivery logic determines that the interrupt request is not to be delivered to the virtual processor.

摘要翻译： 公开了用于向虚拟处理器递送中断的装置，方法和系统的实施例。 在一个实施例中，装置包括用于接收中断请求，传递逻辑和退出逻辑的接口。 交付逻辑是基于中断请求的属性来确定中断请求是否被传送到虚拟处理器。 如果传递逻辑确定中断请求不被传送到虚拟处理器，则出口逻辑是将控制传送到主机。

公开(公告)号：US20080065854A1

公开(公告)日：2008-03-13

申请号：US11517668

申请日：2006-09-07

申请人： Sebastina Schoenberg ,  Udo Steinberg ,  Alain Kaegi ,  Tariq Masood ,  Philip Lantz ,  Andrew V. Anderson

发明人： Sebastina Schoenberg ,  Udo Steinberg ,  Alain Kaegi ,  Tariq Masood ,  Philip Lantz ,  Andrew V. Anderson

IPC分类号： G06F12/00 ,  G06F13/00 ,  G06F9/34

CPC分类号： G06F13/28 ,  G06F9/45537 ,  G06F12/1036 ,  G06F12/109

摘要： A processing system may include a service operating system (OS) and a guest virtual machine (VM). The service OS may be a host OS or an OS in a service VM, for instance. The guest VM may have a physical address space. In one embodiment, a pseudo-device driver in the service OS causes an address within the physical address space of the guest VM to be mapped to an address within a virtual address space of a user level monitor (ULM) running on top of the service OS. When an operation that involves the physical address space of the guest VM (e.g., a direct memory access (DMA) operation requested by the guest VM, an interrupt triggered by the guest VM, etc.) is detected, the ULM may use its virtual address space to access the physical address space of the guest VM. Other embodiments are described and claimed.

摘要翻译： 处理系统可以包括服务操作系统（OS）和来宾虚拟机（VM）。 例如，服务OS可以是服务VM中的主机OS或OS。 访客虚拟机可能具有物理地址空间。 在一个实施例中，服务操作系统中的伪设备驱动程序使访客虚拟机的物理地址空间内的地址映射到在服务之上运行的用户级监视器（ULM）的虚拟地址空间内的地址 操作系统。 当检测到涉及访客VM的物理地址空间的操作（例如，来宾VM请求的直接存储器访问（DMA）操作，由客户VM触发的中断等））时，ULM可以使用其虚拟 访问虚拟机的物理地址空间的地址空间。 描述和要求保护其他实施例。