利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.022 秒)

    Logic cell supporting addition of three binary words
    1.
    发明授权
    Logic cell supporting addition of three binary words 有权
    逻辑单元支持添加三个二进制字

    公开(公告)号：US07565388B1

    公开(公告)日：2009-07-21

    申请号：US10718968

    申请日：2003-11-21

    申请人： Gregg Baeckler ,  Martin Langhammer ,  James Schleicher ,  Richard Yuan

    发明人： Gregg Baeckler ,  Martin Langhammer ,  James Schleicher ,  Richard Yuan

    IPC分类号： G06F7/38 ,  G06F7/50

    CPC分类号： G06F7/509 ,  H03K19/1733

    摘要： Logic circuits that support the addition of three binary numbers using hardwired adders are described. In one embodiment, this is accomplished by using a 3:2 compressor (i.e., a Carry Save Adder method), using hardwired adders to add the sums and carrys produced by the 3:2 compression, and sharing carrys data calculated in one logic element (“LE”) with the following LE. In such an embodiment, with the exception of the first and last LEs in a logic array block (“LAB”), each LE in effect lends one look-up table (“LUT”) to the LE below (i.e., the following LE) and borrows one LUT from the LE above (i.e., the previous LE). The LUT being lent or borrowed is one that implements the carry function in the 3:2 compressor model. In another aspect, an embodiment of the present invention provides LEs that include selectors to select signals corresponding to the addition of three binary numbers mode.

    摘要翻译： 描述了支持使用硬连线加法器添加三个二进制数的逻辑电路。 在一个实施例中，这是通过使用3：2压缩器（即，进位保存加法器方法）来实现的，其使用硬连线加法器来添加由3：2压缩产生的和和携带，并且共享携带在一个逻辑元件中计算的数据 （“LE”）与以下LE。 在这样的实施例中，除了逻辑阵列块（“LAB”）中的第一个和最后一个LE之外，每个LE有效地将一个查找表（“LUT”）提供给下面的LE（即，下面的LE ）并从上面的LE借用一个LUT（即，先前的LE）。 借出或借用的LUT是在3：2压缩机模型中实现进位功能的LUT。 在另一方面，本发明的实施例提供了包括选择器的LE，用于选择对应于三进制数模式的添加的信号。