公开(公告)号：US09041149B2

公开(公告)日：2015-05-26

申请号：US13059277

申请日：2009-08-05

申请人： Guillaume Boccardi ,  Mark C. J. C. M. Kramer ,  Johannes J. T. M. Donkers ,  Li Jen Choi ,  Stefaan Decoutere ,  Arturo Sibaja-Hernandez ,  Stefaan Van Huylenbroeck ,  Rafael Venegas

发明人： Guillaume Boccardi ,  Mark C. J. C. M. Kramer ,  Johannes J. T. M. Donkers ,  Li Jen Choi ,  Stefaan Decoutere ,  Arturo Sibaja-Hernandez ,  Stefaan Van Huylenbroeck ,  Rafael Venegas

IPC分类号： H01L21/70 ,  H01L29/10 ,  H01L21/8249 ,  H01L27/06 ,  H01L29/66

CPC分类号： H01L29/1004 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/66242 ,  H01L29/66287

摘要： The invention relates to a semiconductor device (30) comprising a substrate (1), a semiconductor body (25) comprising a bipolar transistor that comprises a collector region (3), a base region (4), and an emitter region (15), wherein at least a portion of the collector region (3) is surrounded by a first isolation region (2, 8), the semiconductor body (25) further comprises an extrinsic base region (35) arranged in contacting manner to the base region (4). In this way, a fast semiconductor device with reduced impact of parasitic components is obtained.

摘要翻译： 本发明涉及一种包括基板（1）的半导体器件（30），包括集电极区（3），基极区（4）和发射极区（15））的双极晶体管的半导体本体（25） ，其中所述集电极区域（3）的至少一部分被第一隔离区域（2,8）包围，所述半导体本体（25）还包括以与所述基极区域接触的方式布置的外部基极区域（35） 4）。 以这种方式，获得了具有减小的寄生分量影响的快速半导体器件。

公开(公告)号：US20110198671A1

公开(公告)日：2011-08-18

申请号：US13059277

申请日：2009-08-05

申请人： Guillaume Boccardi ,  Mark C. J. C. M. Kramer ,  Johannes J. T. M. Donkers ,  Li Jen Choi ,  Stefaan Decoutere ,  Arturo Sibaja-Hernandez ,  Stefaan Van Huylenbroeck ,  Rafael Venegas

发明人： Guillaume Boccardi ,  Mark C. J. C. M. Kramer ,  Johannes J. T. M. Donkers ,  Li Jen Choi ,  Stefaan Decoutere ,  Arturo Sibaja-Hernandez ,  Stefaan Van Huylenbroeck ,  Rafael Venegas

IPC分类号： H01L29/737 ,  H01L21/331

CPC分类号： H01L29/1004 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/66242 ,  H01L29/66287

摘要： The invention relates to a semiconductor device (30) comprising a substrate (1), a semiconductor body (25) comprising a bipolar transistor that comprises a collector region (3), a base region (4), and an emitter region (15), wherein at least a portion of the collector region (3) is surrounded by a first isolation region (2, 8), the semiconductor body (25) further comprises an extrinsic base region (35) arranged in contacting manner to the base region (4). In this way, a fast semiconductor device with reduced impact of parasitic components is obtained.

摘要翻译： 本发明涉及一种包括衬底（1）的半导体器件（30），包括集电极区（3），基极区（4）和发射极区域（15））的双极晶体管的半导体本体（25） ，其中所述集电极区域（3）的至少一部分被第一隔离区域（2,8）包围，所述半导体本体（25）还包括以与所述基极区域接触的方式布置的外部基极区域（35） 4）。 以这种方式，获得了具有减小的寄生分量影响的快速半导体器件。

公开(公告)号：US6096657A

公开(公告)日：2000-08-01

申请号：US281572

申请日：1999-03-30

申请人： Stephan Beckx ,  Stefaan Decoutere ,  Serge Vanhaelemeersch

发明人： Stephan Beckx ,  Stefaan Decoutere ,  Serge Vanhaelemeersch

IPC分类号： H01L21/311 ,  H01L21/3213 ,  H01L21/331 ,  H01L21/336 ,  H01L21/00

CPC分类号： H01L29/66598 ,  H01L21/31116 ,  H01L21/32137 ,  H01L29/66272 ,  H01L29/66553

摘要： A method is disclosed for forming a spacer, wherein said formation is preferably performed in a single dry etch sequence in a single dry etch tool. In this single dry etch sequence subsequently polysilicon spacers are defined, used as an etch mask and removed. Said etch sequence comprises at least one dry etching step. In case said etch sequence comprises more than one dry etching step, then these etching steps are performed subsequently in the same etch tool without breaking vacuum in said etch tool. In an embodiment of the invention the capability of using a single dry etch sequence for the formation of nitride spacers, using polysilicon spacer masking and the in-situ removal of the remaining polysilicon spacers, is demonstrated.

摘要翻译： 公开了用于形成间隔物的方法，其中所述形成优选在单个干蚀刻工具中以单次干蚀刻顺序进行。 在该单次干蚀刻序列中，随后定义多晶硅间隔物，用作蚀刻掩模并除去。 所述蚀刻序列包括至少一个干蚀刻步骤。 在所述蚀刻序列包括多于一个干蚀刻步骤的情况下，则随后在相同的蚀刻工具中执行这些蚀刻步骤，而不会在所述蚀刻工具中破坏真空。 在本发明的一个实施方案中，证明了使用单个干蚀刻顺序来形成氮化物间隔物，使用多晶硅间隔物掩蔽和原位去除剩余的多晶硅间隔物的能力。