-
公开(公告)号：US5467030A
公开(公告)日：1995-11-14
申请号：US322408
申请日：1994-10-12
IPC分类号： G06G7/12 , G01R19/00 , H03K17/693 , H03K5/153
CPC分类号： H03K17/693 , G01R19/0038
摘要： A calculating circuit for outputting a maximum value based on a plurality of inputs. The circuit is comprised of a plurality of nMOS transistors connected in a parallel configuration.
摘要翻译： 一种用于基于多个输入输出最大值的计算电路。 该电路由以并联结构连接的多个nMOS晶体管组成。
-
公开(公告)号：US5319317A
公开(公告)日：1994-06-07
申请号：US986809
申请日：1992-12-08
IPC分类号： H03F3/50 , H03K19/017 , H03F3/26
CPC分类号： H03K19/01721 , H03F3/505
摘要： A voltage follower circuit comprising an nMOS transistor whose drain is connected to a power source and a pMOS transistor whose drain is connected to the source of the nMOS transistor and whose source is grounded, wherein input voltage is connected to the gates of nMOS and pMOS transistor. A source of the nMOS transistor is connected to an output terminal, and the output terminal is grounded through capacitance.
摘要翻译： 一种电压跟随器电路，其包括漏极连接到电源的nMOS晶体管和漏极连接到nMOS晶体管的源极并且其源极接地的pMOS晶体管，其中输入电压连接到nMOS和pMOS晶体管的栅极 。 nMOS晶体管的源极连接到输出端子，并且输出端子通过电容接地。
-
公开(公告)号：US5471161A
公开(公告)日：1995-11-28
申请号：US322407
申请日：1994-10-12
IPC分类号： H03K5/08 , G01R19/00 , H03K19/0944 , H03K5/153
CPC分类号： G01R19/0038
摘要： A circuit calculating the minimum value comprising a plural number of pMOS, wherein source of the plural pMOS are connected to a power source with lower voltage than a drain, the drain is grounded through high resistance, in input voltage is connected to each pMOS, and a common output is connected to a drain of each pMOS.
摘要翻译： 计算包含多个pMOS的最小值的电路，其中多个pMOS的源极连接到电压低于漏极的电源，漏极通过高电阻接地，输入电压连接到每个pMOS，以及 一个共同的输出连接到每个pMOS的漏极。
-
公开(公告)号：US5343419A
公开(公告)日：1994-08-30
申请号：US964157
申请日：1992-10-21
CPC分类号： G06G7/24
摘要： An analog calculation circuit has a circuit input for receiving a first input voltage, a circuit output, a first timer, and a second timer. The first timer has a first capacitive coupler, a first RC circuit, and a first threshold circuit for outputting a first timer output voltage. The first threshold circuit has a first threshold input terminal. The first capacitive coupler has a first capacitive coupler input connected to the circuit input, a second capacitive coupler input, and a first capacitive coupler output connected to the first threshold input terminal. The first RC circuit has a first resistance, a first capacitance, a first RC input for receiving a second input voltage, and a first RC output connected to the second capacitive coupler input. The second timer has a second RC circuit, a second threshold circuit for outputting a second timer output voltage to the second RC circuit, and for receiving the first timer output voltage. The second RC circuit has a second resistance, a second capacitance, a second RC input for receiving a third input voltage, and a second RC output connected to the circuit output. A third timer, similar in design to the first timer may also be used in the calculation circuit.
摘要翻译： 模拟计算电路具有用于接收第一输入电压的电路输入端，电路输出端，第一定时器和第二定时器。 第一定时器具有第一电容耦合器，第一RC电路和用于输出第一定时器输出电压的第一阈值电路。 第一阈值电路具有第一阈值输入端子。 第一电容耦合器具有连接到电路输入的第一电容耦合器输入，第二电容耦合器输入和连接到第一阈值输入端的第一电容耦合器输出。 第一RC电路具有第一电阻，第一电容，用于接收第二输入电压的第一RC输入和连接到第二电容耦合器输入的第一RC输出。 第二定时器具有第二RC电路，第二阈值电路，用于将第二定时器输出电压输出到第二RC电路，并用于接收第一定时器输出电压。 第二RC电路具有第二电阻，第二电容，用于接收第三输入电压的第二RC输入和连接到电路输出的第二RC输出。 在计算电路中也可以使用第三定时器，其设计类似于第一定时器。
-
公开(公告)号：US5532580A
公开(公告)日：1996-07-02
申请号：US259168
申请日：1994-06-13
CPC分类号： G06G7/14
摘要： A circuit for weighted addition which includes a transistor having a gate and a plurality of resistance elements. Each resistance element has a first and second end. The first end of each resistance element is impressed with a voltage, and the second end of each resistance element is connected to the gate of the transistor. The circuit is small in size and renders precise and various types of weighted addition possible.
摘要翻译： 一种用于加权加法的电路，其包括具有栅极和多个电阻元件的晶体管。 每个电阻元件具有第一和第二端。 每个电阻元件的第一端施加电压，并且每个电阻元件的第二端连接到晶体管的栅极。 电路尺寸小巧，可以提供精确和各种类型的加权加法。
-
-
-
-
搜索结果
5 条记录 (耗时 0.019 秒)
