利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

30 条记录 (耗时 0.017 秒)

    Voltage follower circuit
    2.
    发明授权
    Voltage follower circuit 失效
    电压跟随电路

    公开(公告)号：US5319317A

    公开(公告)日：1994-06-07

    申请号：US986809

    申请日：1992-12-08

    申请人： Guoliang Shou ,  Weikang Yang ,  Wiwat Wongwarawipat ,  Sunao Takatori ,  Makoto Yamamoto

    发明人： Guoliang Shou ,  Weikang Yang ,  Wiwat Wongwarawipat ,  Sunao Takatori ,  Makoto Yamamoto

    IPC分类号： H03F3/50 ,  H03K19/017 ,  H03F3/26

    CPC分类号： H03K19/01721 ,  H03F3/505

    摘要： A voltage follower circuit comprising an nMOS transistor whose drain is connected to a power source and a pMOS transistor whose drain is connected to the source of the nMOS transistor and whose source is grounded, wherein input voltage is connected to the gates of nMOS and pMOS transistor. A source of the nMOS transistor is connected to an output terminal, and the output terminal is grounded through capacitance.

    摘要翻译： 一种电压跟随器电路，其包括漏极连接到电源的nMOS晶体管和漏极连接到nMOS晶体管的源极并且其源极接地的pMOS晶体管，其中输入电压连接到nMOS和pMOS晶体管的栅极 。 nMOS晶体管的源极连接到输出端子，并且输出端子通过电容接地。

    Analog calculation circuit using timers
    4.
    发明授权
    Analog calculation circuit using timers 失效
    模拟计算电路使用定时器

    公开(公告)号：US5343419A

    公开(公告)日：1994-08-30

    申请号：US964157

    申请日：1992-10-21

    申请人： Guoliang Shu ,  Weikang Yang ,  Wiwat Wongwarawipat ,  Sunao Takatori ,  Makoto Yamamoto

    发明人： Guoliang Shu ,  Weikang Yang ,  Wiwat Wongwarawipat ,  Sunao Takatori ,  Makoto Yamamoto

    IPC分类号： G06G7/24 ,  G06G7/00

    CPC分类号： G06G7/24

    摘要： An analog calculation circuit has a circuit input for receiving a first input voltage, a circuit output, a first timer, and a second timer. The first timer has a first capacitive coupler, a first RC circuit, and a first threshold circuit for outputting a first timer output voltage. The first threshold circuit has a first threshold input terminal. The first capacitive coupler has a first capacitive coupler input connected to the circuit input, a second capacitive coupler input, and a first capacitive coupler output connected to the first threshold input terminal. The first RC circuit has a first resistance, a first capacitance, a first RC input for receiving a second input voltage, and a first RC output connected to the second capacitive coupler input. The second timer has a second RC circuit, a second threshold circuit for outputting a second timer output voltage to the second RC circuit, and for receiving the first timer output voltage. The second RC circuit has a second resistance, a second capacitance, a second RC input for receiving a third input voltage, and a second RC output connected to the circuit output. A third timer, similar in design to the first timer may also be used in the calculation circuit.

    摘要翻译： 模拟计算电路具有用于接收第一输入电压的电路输入端，电路输出端，第一定时器和第二定时器。 第一定时器具有第一电容耦合器，第一RC电路和用于输出第一定时器输出电压的第一阈值电路。 第一阈值电路具有第一阈值输入端子。 第一电容耦合器具有连接到电路输入的第一电容耦合器输入，第二电容耦合器输入和连接到第一阈值输入端的第一电容耦合器输出。 第一RC电路具有第一电阻，第一电容，用于接收第二输入电压的第一RC输入和连接到第二电容耦合器输入的第一RC输出。 第二定时器具有第二RC电路，第二阈值电路，用于将第二定时器输出电压输出到第二RC电路，并用于接收第一定时器输出电压。 第二RC电路具有第二电阻，第二电容，用于接收第三输入电压的第二RC输入和连接到电路输出的第二RC输出。 在计算电路中也可以使用第三定时器，其设计类似于第一定时器。

    Sample hold circuit
    5.
    发明授权
    Sample hold circuit 失效
    采样保持电路

    公开(公告)号：US5495192A

    公开(公告)日：1996-02-27

    申请号：US487972

    申请日：1995-06-07

    申请人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    发明人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    IPC分类号： G11C27/02

    CPC分类号： G11C27/026

    摘要： A sample and hold circuit to reduce hold error when analog data is held and transferred. The circuit includes a plurality of capacitors and inverters for guaranteeing level, selectively holds an input voltage at one capacitor by a first switching means, transfers charged voltage to a second capacitance by a second switching means and reduces data transfer time.

    摘要翻译： 一个采样和保持电路，用于在模拟数据保持和传输时减少保持误差。 电路包括用于保证电平的多个电容器和反相器，通过第一开关装置选择性地保持一个电容器处的输入电压，通过第二开关装置将充电电压传输到第二电容并且减少数据传输时间。

    Multiplication circuit
    6.
    发明授权
    Multiplication circuit 失效
    乘法电路

    公开(公告)号：US5440605A

    公开(公告)日：1995-08-08

    申请号：US242837

    申请日：1994-05-16

    申请人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    发明人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    IPC分类号： G06J1/00 ,  G11C27/02 ,  G06F7/44

    CPC分类号： G11C27/024 ,  G06J1/00

    摘要： A multiplication circuit of minimized transfer error having a selector for inputting analog data to one of a plurality of sample hold circuits. The data input in the sample hold circuit is introduced to one of a plurality of multiplication circuits by a multiplexer with multi-input and -output. Data is not transferred between adjacent sample hold circuits.

    摘要翻译： 具有最小化传输误差的乘法电路，具有用于将模拟数据输入到多个采样保持电路之一的选择器。 通过具有多输入和输出的多路复用器将采样保持电路中的数据输入引入多个乘法电路中的一个。 相邻采样保持电路之间不传输数据。

    Apparatus and method for performing small scale subtraction
    7.
    发明授权
    Apparatus and method for performing small scale subtraction 失效
    用于执行小规模减法的装置和方法

    公开(公告)号：US5424973A

    公开(公告)日：1995-06-13

    申请号：US151307

    申请日：1993-11-12

    申请人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    发明人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    IPC分类号： G06G7/14 ,  G06G7/00

    CPC分类号： G06G7/14

    摘要： A subtracting circuit which is capable of performing highly accurate, small scale subtraction. The subtracting circuit includes a first input capacitance receiving a first input voltage, a first set of inverters connected with an output terminal of the first input capacitance, a second input capacitance connected with an output terminal of the first set of inverters and receiving a second input voltage, and a second set of inverters connected with an output terminal of the second input capacitance, each set of inverters having capacitive feedback. The subtracting result is output from the second set of inverters.

    摘要翻译： 减法电路，能够执行高精度，小规模的减法。 减法电路包括接收第一输入电压的第一输入电容，与第一输入电容的输出端连接的第一组反相器，与第一组反相器的输出端连接的第二输入电容，并接收第二输入 电压以及与第二输入电容的输出端连接的第二组反相器，每组反相器具有电容反馈。 减法结果从第二组逆变器输出。

    Multiplication circuit for multiplying analog signals by digital signals
    9.
    发明授权
    Multiplication circuit for multiplying analog signals by digital signals 失效
    用于通过数字信号对模拟信号进行乘法的乘法电路

    公开(公告)号：US5420806A

    公开(公告)日：1995-05-30

    申请号：US181118

    申请日：1994-01-13

    申请人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    发明人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    IPC分类号： G06J1/00

    CPC分类号： G06J1/00

    摘要： A multiplication circuit for controlling an analog input voltage by the use of a switching signal created by a digital voltage so as to either generate an analog output or to cut-off the output. A digital input signal having a plural number of bits with given weights are introduced by use of capacitive coupling, and the resulting total becomes the multiplication result.

    摘要翻译： 一种乘法电路，用于通过使用由数字电压产生的开关信号来控制模拟输入电压，以产生模拟输出或截止输出。 通过使用电容耦合引入具有给定权重的多个比特的数字输入信号，并且所得到的总和成为相乘结果。

    Weighted summing circuit
    10.
    发明授权
    Weighted summing circuit 失效
    加权求和电路

    公开(公告)号：US5465064A

    公开(公告)日：1995-11-07

    申请号：US190926

    申请日：1994-02-03

    申请人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    发明人： Guoliang Shou ,  Weikang Yang ,  Sunao Takatori ,  Makoto Yamamoto

    IPC分类号： G06G7/14 ,  H03K12/00

    CPC分类号： G06G7/14

    摘要： A weighted summing circuit for minimizing bias voltage influence includes capacitive coupling and a closed loop inverter. The weighted summing circuit inputs the output of a capacitive coupling CP.sub.1 to serially connected first and second inverters INV.sub.1 and INV.sub.2, and includes grounded weighted capacitances C.sub.32 and C.sub.11, capacitance C.sub.21 connecting the first and the second inverters INV.sub.1 and INV.sub.2, and a capacitive coupling CP.sub.1 such that the closed loop gains of the first and second inverters INV.sub.1 and INV.sub.2 are substantially equal. The closed loop gains of the first and second inverters INV.sub.1 and INV.sub.2 are balanced.

    摘要翻译： 用于最小化偏置电压影响的加权求和电路包括电容耦合和闭环逆变器。 加权求和电路将电容耦合CP1的输出输入到串联的第一和第二反相器INV1和INV2，并且包括接地加权电容C32和C11，连接第一和第二反相器INV1和INV2的电容C21和电容耦合CP1 使得第一和第二反相器INV1和INV2的闭环增益基本相等。 第一和第二反相器INV1和INV2的闭环增益被平衡。