公开(公告)号：US20120032332A1

公开(公告)日：2012-02-09

申请号：US13191948

申请日：2011-07-27

申请人： Ha Jin Lim ,  Jin-Ho Do ,  Weon-Hong Kim ,  Moon-Kyun Song ,  Dae-Kwon Joo

发明人： Ha Jin Lim ,  Jin-Ho Do ,  Weon-Hong Kim ,  Moon-Kyun Song ,  Dae-Kwon Joo

IPC分类号： H01L29/49 ,  H01L21/28

CPC分类号： H01L29/78 ,  H01L21/28088 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/10873 ,  H01L27/10894 ,  H01L29/4966

摘要： Methods of manufacturing a semiconductor device include forming a gate insulation layer including a high-k dielectric material on a substrate that is divided into a first region and a second region; forming a diffusion barrier layer including a first metal on a second portion of the gate insulation layer in the second region; forming a diffusion layer on the gate insulation layer and the diffusion barrier layer; and diffusing an element of the diffusion layer into a first portion of the gate insulation layer in the first region.

摘要翻译： 制造半导体器件的方法包括在被分成第一区域和第二区域的衬底上形成包括高k电介质材料的栅极绝缘层; 在所述第二区域中的所述栅极绝缘层的第二部分上形成包括第一金属的扩散阻挡层; 在所述栅绝缘层和所述扩散阻挡层上形成扩散层; 以及将所述扩散层的元素扩散到所述第一区域中的所述栅极绝缘层的第一部分中。

公开(公告)号：US07767512B2

公开(公告)日：2010-08-03

申请号：US12019449

申请日：2008-01-24

申请人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Sung-Kee Han ,  Yun-Ki Choi ,  Ha Jin Lim

发明人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Sung-Kee Han ,  Yun-Ki Choi ,  Ha Jin Lim

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/28026 ,  H01L29/49

摘要： In a method of manufacturing a semiconductor device, a gate insulation layer is formed on a substrate including a first channel of a first conductive type and a second channel of a second conductive type different from the first conductive type. A first conductive layer including a first metal is formed on the gate insulation layer, and a second conductive layer including a second metal different from the first metal is formed on the first conductive layer formed over the second channel. The second conductive layer is partially removed by a wet etching process to form a second conductive layer pattern over the second channel.

摘要翻译： 在制造半导体器件的方法中，在包括第一导电类型的第一沟道和不同于第一导电类型的第二导电类型的第二沟道的衬底上形成栅极绝缘层。 在栅极绝缘层上形成包括第一金属的第一导电层，并且在形成在第二沟道上的第一导电层上形成包括不同于第一金属的第二金属的第二导电层。 通过湿式蚀刻工艺部分去除第二导电层，以在第二通道上形成第二导电层图案。

公开(公告)号：US20080150036A1

公开(公告)日：2008-06-26

申请号：US11966640

申请日：2007-12-28

申请人： HYUNG SUK JUNG ,  Jong-Ho Lee ,  Sung Kee Han ,  Ha Jin Lim

发明人： HYUNG SUK JUNG ,  Jong-Ho Lee ,  Sung Kee Han ,  Ha Jin Lim

IPC分类号： H01L27/092 ,  H01L21/28

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/823857 ,  H01L27/0922 ,  H01L29/20 ,  H01L29/22 ,  H01L29/24 ,  H01L29/49 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： A semiconductor device includes a semiconductor substrate including an NMOS region and a PMOS region, a gate insulating layer formed on the semiconductor substrate, an NMOS gate formed on the gate insulating layer of the NMOS region, and a PMOS gate formed on the gate insulating layer of the PMOS region. Any one of the NMOS gate and the PMOS gate includes a one-layered conductive layer pattern, and another of the NMOS gate and the PMOS gate includes a three-layered conductive layer pattern.

摘要翻译： 半导体器件包括：包括NMOS区域和PMOS区域的半导体衬底;形成在半导体衬底上的栅极绝缘层;形成在NMOS区域的栅极绝缘层上的NMOS栅极;以及栅极绝缘层上形成的PMOS栅极; 的PMOS区域。 NMOS栅极和PMOS栅极中的任何一个包括单层导电层图案，NMOS栅极和PMOS栅极中的另一个包括三层导电层图案。

公开(公告)号：US20080261360A1

公开(公告)日：2008-10-23

申请号：US12019449

申请日：2008-01-24

申请人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Sung-Kee Han ,  Yun-Ki Choi ,  Ha Jin Lim

发明人： Hyung-Suk Jung ,  Jong-Ho Lee ,  Sung-Kee Han ,  Yun-Ki Choi ,  Ha Jin Lim

IPC分类号： H01L21/8238

CPC分类号： H01L21/823842 ,  H01L21/28026 ,  H01L29/49

摘要： In a method of manufacturing a semiconductor device, a gate insulation layer is formed on a substrate including a first channel of a first conductive type and a second channel of a second conductive type different from the first conductive type. A first conductive layer including a first metal is formed on the gate insulation layer, and a second conductive layer including a second metal different from the first metal is formed on the first conductive layer formed over the second channel. The second conductive layer is partially removed by a wet etching process to form a second conductive layer pattern over the second channel.

摘要翻译： 在制造半导体器件的方法中，在包括第一导电类型的第一沟道和不同于第一导电类型的第二导电类型的第二沟道的衬底上形成栅极绝缘层。 在栅极绝缘层上形成包括第一金属的第一导电层，并且在形成在第二沟道上的第一导电层上形成包括不同于第一金属的第二金属的第二导电层。 通过湿式蚀刻工艺部分去除第二导电层，以在第二通道上形成第二导电层图案。

公开(公告)号：US07829953B2

公开(公告)日：2010-11-09

申请号：US11966640

申请日：2007-12-28

申请人： Hyung Suk Jung ,  Jong-Ho Lee ,  Sung Kee Han ,  Ha Jin Lim

发明人： Hyung Suk Jung ,  Jong-Ho Lee ,  Sung Kee Han ,  Ha Jin Lim

IPC分类号： H01L29/72

CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/823857 ,  H01L27/0922 ,  H01L29/20 ,  H01L29/22 ,  H01L29/24 ,  H01L29/49 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

摘要： A semiconductor device includes a semiconductor substrate including an NMOS region and a PMOS region, a gate insulating layer formed on the semiconductor substrate, an NMOS gate formed on the gate insulating layer of the NMOS region, and a PMOS gate formed on the gate insulating layer of the PMOS region. Any one of the NMOS gate and the PMOS gate includes a one-layered conductive layer pattern, and another of the NMOS gate and the PMOS gate includes a three-layered conductive layer pattern.

摘要翻译： 半导体器件包括：包括NMOS区域和PMOS区域的半导体衬底;形成在半导体衬底上的栅极绝缘层;形成在NMOS区域的栅极绝缘层上的NMOS栅极;以及栅极绝缘层上形成的PMOS栅极; 的PMOS区域。 NMOS栅极和PMOS栅极中的任何一个包括单层导电层图案，NMOS栅极和PMOS栅极中的另一个包括三层导电层图案。