公开(公告)号：US20110019487A1

公开(公告)日：2011-01-27

申请号：US12899439

申请日：2010-10-06

申请人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

发明人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

IPC分类号： G11C7/00

CPC分类号： G11C29/02 ,  G11C8/08 ,  G11C29/025 ,  G11C2029/1202 ,  G11C2029/5006

摘要： According to an embodiment of the present invention, a method for detecting word line leakage in a memory device includes coupling a first word line in the memory device to a voltage source while coupling a second word line in the memory device to a ground level voltage. Next, the first word line is decoupled from the voltage source. The method also includes comparing a current of the first word line with a predetermined reference current for determining a leakage condition of the word line.

摘要翻译： 根据本发明的实施例，一种用于检测存储器件中的字线泄漏的方法包括将存储器件中的第一字线耦合到电压源，同时将存储器件中的第二字线耦合到地电平电压。 接下来，第一个字线与电压源去耦。 该方法还包括将第一字线的电流与用于确定字线的泄漏状况的预定参考电流进行比较。

公开(公告)号：US07532513B2

公开(公告)日：2009-05-12

申请号：US11845690

申请日：2007-08-27

申请人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

发明人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

IPC分类号： G11C11/34

CPC分类号： G11C29/02 ,  G11C8/08 ,  G11C29/025 ,  G11C2029/1202 ,  G11C2029/5006

摘要： A method for detecting word line leakage in a memory device includes coupling a first plurality of word lines in the memory device to a voltage source while grounding a second plurality of word lines. Each of the second plurality of word lines is adjacent to a corresponding one of the first plurality of word lines. The method includes waiting for a period of time to allow the word lines to reach a predetermined read voltage level. The method also includes decoupling the first plurality of word lines from the voltage source and waiting for a second predetermined period of time to allow the first plurality of word lines to discharge. The method further includes sensing a current associated with the word lines, and comparing the current with a predetermined reference current which is selected for identifying a word line leakage condition associated with the first plurality of word lines.

摘要翻译： 一种用于检测存储器件中的字线泄漏的方法，包括：将所述存储器件中的第一多个字线耦合到电压源，同时接地第二多个字线。 第二多个字线中的每一个与第一多个字线中的相应一个字线相邻。 该方法包括等待一段时间以允许字线达到预定的读取电压电平。 该方法还包括将第一多个字线与电压源去耦，并等待第二预定时间段以允许第一个多个字线放电。 该方法还包括感测与字线相关联的电流，以及将电流与为了识别与第一多个字线相关联的字线泄漏状况而被选择的预定参考电流进行比较。

公开(公告)号：US07835178B2

公开(公告)日：2010-11-16

申请号：US12421523

申请日：2009-04-09

申请人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

发明人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

IPC分类号： G11C16/04

CPC分类号： G11C29/02 ,  G11C8/08 ,  G11C29/025 ,  G11C2029/1202 ,  G11C2029/5006

摘要： Some embodiments of the present invention provide a memory device including a first memory array having a first word line and a comparator circuit having a first terminal coupled to a reference voltage and a second terminal coupled to a first switch selectively coupling the first word line to a power source or the second terminal. In an embodiment, the reference voltage is selected for identifying a leakage condition associated with the first word line. In another embodiment, the first switch is configured to couple the first word line to the power source for a first predetermined period of time to allow charging of the first word line. In another embodiment, the first switch is configured to couple the first word line to the second terminal of the comparator for at least a second predetermined period of time.

摘要翻译： 本发明的一些实施例提供了一种存储器件，其包括具有第一字线的第一存储器阵列和具有耦合到参考电压的第一端子的比较器电路，以及耦合到选择性地将第一字线耦合到第一字线的第一开关的第二端子 电源或第二终端。 在一个实施例中，选择参考电压以识别与第一字线相关联的泄漏状况。 在另一个实施例中，第一开关被配置为将第一字线耦合到电源第一预定时间段以允许对第一字线充电。 在另一个实施例中，第一开关被配置为将第一字线耦合到比较器的第二端子至少第二预定时间段。

公开(公告)号：US08018772B2

公开(公告)日：2011-09-13

申请号：US12899439

申请日：2010-10-06

申请人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

发明人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

IPC分类号： G11C11/34

CPC分类号： G11C29/02 ,  G11C8/08 ,  G11C29/025 ,  G11C2029/1202 ,  G11C2029/5006

摘要： According to an embodiment of the present invention, a method for detecting word line leakage in a memory device includes coupling a first word line in the memory device to a voltage source while coupling a second word line in the memory device to a ground level voltage. Next, the first word line is decoupled from the voltage source. The method also includes comparing a current of the first word line with a predetermined reference current for determining a leakage condition of the word line.

摘要翻译： 根据本发明的实施例，一种用于检测存储器件中的字线泄漏的方法包括将存储器件中的第一字线耦合到电压源，同时将存储器件中的第二字线耦合到地电平电压。 接下来，第一个字线与电压源去耦。 该方法还包括将第一字线的电流与用于确定字线的泄漏状况的预定参考电流进行比较。

公开(公告)号：US20090063918A1

公开(公告)日：2009-03-05

申请号：US11845690

申请日：2007-08-27

申请人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

发明人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

IPC分类号： G11C29/08

CPC分类号： G11C29/02 ,  G11C8/08 ,  G11C29/025 ,  G11C2029/1202 ,  G11C2029/5006

摘要： A method for detecting word line leakage in a memory device includes coupling a first plurality of word lines in the memory device to a voltage source while grounding a second plurality of word lines. Each of the second plurality of word lines is adjacent to a corresponding one of the first plurality of word lines. The method includes waiting for a period of time to allow the word lines to reach a predetermined read voltage level. The method also includes decoupling the first plurality of word lines from the voltage source and waiting for a second predetermined period of time to allow the first plurality of word lines to discharge. The method further includes sensing a current associated with the word lines, and comparing the current with a predetermined reference current which is selected for identifying a word line leakage condition associated with the first plurality of word lines.

摘要翻译： 一种用于检测存储器件中的字线泄漏的方法，包括：将所述存储器件中的第一多个字线耦合到电压源，同时接地第二多个字线。 第二多个字线中的每一个与第一多个字线中的相应一个字线相邻。 该方法包括等待一段时间以允许字线达到预定的读取电压电平。 该方法还包括将第一多个字线与电压源去耦，并等待第二预定时间段以允许第一个多个字线放电。 该方法还包括感测与字线相关联的电流，以及将电流与为了识别与第一多个字线相关联的字线泄漏状况而被选择的预定参考电流进行比较。

公开(公告)号：US20090225607A1

公开(公告)日：2009-09-10

申请号：US12421523

申请日：2009-04-09

申请人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

发明人： Han-Sung Chen ,  Su-Chueh Lo ,  Chun-Hsiung Hung ,  Nai-Ping Kuo ,  Ming-Chih Hsieh ,  Wen-Pin Tsai

IPC分类号： G11C7/00 ,  G11C5/14

CPC分类号： G11C29/02 ,  G11C8/08 ,  G11C29/025 ,  G11C2029/1202 ,  G11C2029/5006

摘要： Some embodiments of the present invention provide a memory device including a first memory array having a first word line and a comparator circuit having a first terminal coupled to a reference voltage and a second terminal coupled to a first switch selectively coupling the first word line to a power source or the second terminal. In an embodiment, the reference voltage is selected for identifying a leakage condition associated with the first word line. In another embodiment, the first switch is configured to couple the first word line to the power source for a first predetermined period of time to allow charging of the first word line. In another embodiment, the first switch is configured to couple the first word line to the second terminal of the comparator for at least a second predetermined period of time.

摘要翻译： 本发明的一些实施例提供了一种存储器件，其包括具有第一字线的第一存储器阵列和具有耦合到参考电压的第一端子的比较器电路，以及耦合到选择性地将第一字线耦合到第一字线的第一开关的第二端子 电源或第二终端。 在一个实施例中，选择参考电压以识别与第一字线相关联的泄漏状况。 在另一个实施例中，第一开关被配置为将第一字线耦合到电源第一预定时间段以允许对第一字线充电。 在另一个实施例中，第一开关被配置为将第一字线耦合到比较器的第二端子至少第二预定时间段。

公开(公告)号：US20080282107A1

公开(公告)日：2008-11-13

申请号：US11745244

申请日：2007-05-07

申请人： Chun-Hsiung Hung ,  Han-Sung Chen ,  Nai-Ping Kuo ,  Su-Chueh Lo

发明人： Chun-Hsiung Hung ,  Han-Sung Chen ,  Nai-Ping Kuo ,  Su-Chueh Lo

IPC分类号： G06F11/26

CPC分类号： G11C29/56 ,  G11C29/56008 ,  G11C29/88

摘要： Methods and apparatuses are disclosed in which a repair instruction, such as from a tester, causes an integrated circuit undergoing testing to substitute defective locations of a first set of memory cells in the integrated circuit with a second set of memory cells in the integrated circuit, despite the repair instruction omitting the defective locations of the first set of memory cells of the integrated circuit.

摘要翻译： 公开了一种方法和装置，其中诸如来自测试者的修复指令使得正在进行测试的集成电路用集成电路中的第二组存储器单元替换集成电路中的第一组存储器单元的缺陷位置， 尽管修复指令省略了集成电路的第一组存储单元的缺陷位置。

公开(公告)号：US08977912B2

公开(公告)日：2015-03-10

申请号：US11745244

申请日：2007-05-07

申请人： Chun-Hsiung Hung ,  Han-Sung Chen ,  Nai-Ping Kuo ,  Su-Chueh Lo

发明人： Chun-Hsiung Hung ,  Han-Sung Chen ,  Nai-Ping Kuo ,  Su-Chueh Lo

IPC分类号： G11C29/24 ,  G11C29/56 ,  G11C29/00 ,  G11C29/54

CPC分类号： G11C29/56 ,  G11C29/56008 ,  G11C29/88

摘要： Methods and apparatuses are disclosed in which a repair instruction, such as from a tester, causes an integrated circuit undergoing testing to substitute defective locations of a first set of memory cells in the integrated circuit with a second set of memory cells in the integrated circuit, despite the repair instruction omitting the defective locations of the first set of memory cells of the integrated circuit.

摘要翻译： 公开了一种方法和装置，其中诸如来自测试者的修复指令使得正在进行测试的集成电路用集成电路中的第二组存储器单元替换集成电路中的第一组存储器单元的缺陷位置， 尽管修复指令省略了集成电路的第一组存储单元的缺陷位置。

公开(公告)号：US20120262987A1

公开(公告)日：2012-10-18

申请号：US13308266

申请日：2011-11-30

申请人： Nai-Ping Kuo ,  Su-Chueh Lo ,  Kuen-Long Chang ,  Chun-Hsiung Hung ,  Chia-Feng Cheng ,  Ken-Hui Chen ,  Yu-Chen Wang

发明人： Nai-Ping Kuo ,  Su-Chueh Lo ,  Kuen-Long Chang ,  Chun-Hsiung Hung ,  Chia-Feng Cheng ,  Ken-Hui Chen ,  Yu-Chen Wang

IPC分类号： G11C16/10

CPC分类号： G11C16/3409 ,  G11C11/5635 ,  G11C16/0483 ,  G11C16/14

摘要： Techniques are described herein for detecting and recovering over-erased memory cells in a flash memory device. In one embodiment, a flash memory device includes a memory array including a plurality of blocks of memory cells. The device also includes a command interface to receive a command from a source external to the memory device. The device also includes a controller including logic to perform a leakage-suppression process in response to the command. The leakage-suppression process includes performing a soft program operation to increase a threshold voltage of one or more over-erased memory cells in a given block of memory cells and establish an erased state.

摘要翻译： 本文描述了用于检测和恢复闪存设备中的过擦除存储器单元的技术。 在一个实施例中，闪存器件包括包括多个存储单元块的存储器阵列。 该设备还包括用于从存储设备外部的源接收命令的命令接口。 该装置还包括控制器，其包括响应于该命令执行泄漏抑制处理的逻辑。 泄漏抑制处理包括执行软程序操作以增加给定的存储单元块中的一个或多个过擦除存储器单元的阈值电压并建立擦除状态。

公开(公告)号：US08717813B2

公开(公告)日：2014-05-06

申请号：US13308266

申请日：2011-11-30

申请人： Nai-Ping Kuo ,  Su-Chueh Lo ,  Kuen-Long Chang ,  Chun-Hsiung Hung ,  Chia-Feng Cheng ,  Ken-Hui Chen ,  Yu-Chen Wang

发明人： Nai-Ping Kuo ,  Su-Chueh Lo ,  Kuen-Long Chang ,  Chun-Hsiung Hung ,  Chia-Feng Cheng ,  Ken-Hui Chen ,  Yu-Chen Wang

IPC分类号： G11C11/34

CPC分类号： G11C16/3409 ,  G11C11/5635 ,  G11C16/0483 ,  G11C16/14

摘要： Techniques are described herein for detecting and recovering over-erased memory cells in a flash memory device. In one embodiment, a flash memory device includes a memory array including a plurality of blocks of memory cells. The device also includes a command interface to receive a command from a source external to the memory device. The device also includes a controller including logic to perform a leakage-suppression process in response to the command. The leakage-suppression process includes performing a soft program operation to increase a threshold voltage of one or more over-erased memory cells in a given block of memory cells and establish an erased state.

摘要翻译： 本文描述了用于检测和恢复闪存设备中的过擦除存储器单元的技术。 在一个实施例中，闪存器件包括包括多个存储单元块的存储器阵列。 该设备还包括用于从存储设备外部的源接收命令的命令接口。 该装置还包括控制器，其包括响应于该命令执行泄漏抑制处理的逻辑。 泄漏抑制处理包括执行软程序操作以增加给定的存储单元块中的一个或多个过擦除存储器单元的阈值电压并建立擦除状态。