利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.017 秒)

    PLL
    1.
    发明申请
    PLL 失效

    公开(公告)号：US20130027093A1

    公开(公告)日：2013-01-31

    申请号：US13461101

    申请日：2012-05-01

    申请人： Hiroki NOGUCHI ,  Keiko Abe ,  Shinichi Yasuda ,  Shinobu Fujita

    发明人： Hiroki NOGUCHI ,  Keiko Abe ,  Shinichi Yasuda ,  Shinobu Fujita

    IPC分类号： H03L7/08 ,  H03B19/00

    CPC分类号： H03L7/14 ,  H03L2207/18

    摘要： One embodiment provides a phase-locked loop (PLL), in which a sequencer controls a loop filter such that, when a signal indicating turning-off of a power supply of the PLL is input thereto, or when a signal indicating turning-on of the power supply of the PLL is input thereto, a resistance value of a first resistance change device in the loop filter is a first resistance value, and that, after the PLL is stabilized, the resistance value of the first resistance change device is a second resistance value which is higher than the first resistance value.

    摘要翻译： 一个实施例提供了一种锁相环（PLL），其中定序器控制环路滤波器，使得当指示关闭PLL的电源的信号被输入时，或者当指示接通 PLL的电源被输入到其中，环路滤波器中的第一电阻改变装置的电阻值是第一电阻值，并且在PLL稳定之后，第一电阻改变装置的电阻值是第二电阻值 电阻值高于第一电阻值。

    CACHE SYSTEM AND INFORMATION-PROCESSING DEVICE
    2.
    发明申请
    CACHE SYSTEM AND INFORMATION-PROCESSING DEVICE 有权
    缓存系统和信息处理设备

    公开(公告)号：US20130268795A1

    公开(公告)日：2013-10-10

    申请号：US13729382

    申请日：2012-12-28

    申请人： Kumiko NOMURA ,  Shinobu FUJITA ,  Keiko ABE ,  Kazutaka IKEGAMI ,  Hiroki NOGUCHI

    发明人： Kumiko NOMURA ,  Shinobu FUJITA ,  Keiko ABE ,  Kazutaka IKEGAMI ,  Hiroki NOGUCHI

    IPC分类号： G06F1/32

    CPC分类号： G06F1/3206 ,  G06F1/3225 ,  G06F1/3275 ,  Y02D10/13 ,  Y02D10/14

    摘要： According to one embodiment, a cache system includes a tag memory includes a volatile memory device, the tag memory includes ways and storing a tag for each line, a data memory includes a nonvolatile memory device including sense amplifiers for reading data, the data memory includes ways and storing data for each line, a comparison circuit configured to compare a tag included in an address supplied from an external with a tag read from the tag memory, and a controller configured to turn off a power of a sense amplifier for a way which is not accessed based on a comparison result of the comparison circuit.

    摘要翻译： 根据一个实施例，缓存系统包括标签存储器，其包括易失性存储器设备，标签存储器包括每条线路的方式和存储标签，数据存储器包括包括用于读取数据的读出放大器的非易失性存储器件，数据存储器包括 方式和存储每行的数据，比较电路，被配置为将从外部提供的地址中包含的标签与从标签存储器读取的标签进行比较，以及控制器，被配置为关闭读出放大器的功率， 基于比较电路的比较结果不被访问。