公开(公告)号：US06656847B1

公开(公告)日：2003-12-02

申请号：US09431240

申请日：1999-11-01

申请人： Huan Just Lin ,  Chia-Shiung Tsai

发明人： Huan Just Lin ,  Chia-Shiung Tsai

IPC分类号： H01L21302

CPC分类号： H01L21/31116 ,  H01L21/3185 ,  H01L21/32137 ,  H01L21/76802

摘要： The invention provides a method for etching silicon nitride selective to titanium silicide and fabricating multi-level contact openings on a quartermicron device using a two step etch process. The process begins by providing a substrate having thereover a silicon nitride hard mask at one level and a titanium silicide layer at another level wherein the silicon nitride hard mask and the titanium silicide region have an oxide layer thereover. In a first etch step, the oxide layer is patterned to form a first contact opening and a second contact opening. The first contact opening stops on the silicon nitride hard mask and the second contact opening stops on the titanium silicide region. In a second etch step the silicon nitride hard mask is etched through in the first contact opening using an etch selective to titanium silicide. The etch comprises CH2F2 and O2 at a ratio of CH2F2 to O2 of between about 2 and 4.

摘要翻译： 本发明提供了一种用于蚀刻对硅化钛有选择性的氮化硅并且使用两步蚀刻工艺在四分之一器件上制造多层接触开口的方法。 该工艺首先提供一层具有氮化硅硬掩模和另一层的硅化钛层的衬底，其中氮化硅硬掩模和硅化钛区域之间具有氧化物层。 在第一蚀刻步骤中，图案化氧化物层以形成第一接触开口和第二接触开口。 第一接触开口在氮化硅硬掩模上停止，并且第二接触开口在硅化钛区域上停止。 在第二蚀刻步骤中，使用对硅化钛的选择性蚀刻，在第一接触开口中蚀刻氮化硅硬掩模。 蚀刻包括CH 2 F 2和O 2，CH 2 F 2与O 2的比例在约2和4之间。

公开(公告)号：US06333271B1

公开(公告)日：2001-12-25

申请号：US09821559

申请日：2001-03-29

申请人： Yuan Hung Chiu ,  Yu-I Wang ,  Hun-Jan Tao ,  Huan Just Lin

发明人： Yuan Hung Chiu ,  Yu-I Wang ,  Hun-Jan Tao ,  Huan Just Lin

IPC分类号： H01L21461

CPC分类号： H01J37/32935 ,  H01J37/32963 ,  H01J2237/3341

摘要： A plasma etch method for plasma etch processing a microelectronic layer formed over a substrate, comprises a two step plasma etch method. Within a first step, the microelectronic layer is etched while employing a first plasma etch method employing a first detection apparatus optimized to measure a thickness of the microelectronic layer. The first detection apparatus controls the first plasma etch method to stop prior to reaching the substrate to thus form from the microelectronic layer a partially etched microelectronic layer. Within a second step, the partially etched microelectronic layer is etched while employing a second plasma etch method employing a second detection apparatus optimized to detect the substrate. The second detection apparatus controls the second etch method to stop on the substrate when etching the partially etched microelectronic layer to form a completely etched microelectronic layer. The method is particularly useful for forming gate electrodes for use within field effect transistors for use within semiconductor integrated circuit microelectronic fabrications.

摘要翻译： 用于等离子体蚀刻处理在衬底上形成的微电子层的等离子体蚀刻方法包括两步等离子体蚀刻方法。 在第一步骤中，使用采用优化以测量微电子层的厚度的第一检测装置的第一等离子体蚀刻方法来蚀刻微电子层。 第一检测装置控制第一等离子体蚀刻方法在到达衬底之前停止，从而从微电子层形成部分蚀刻的微电子层。 在第二步骤中，蚀刻部分蚀刻的微电子层，同时采用采用优化以检测衬底的第二检测装置的第二等离子体蚀刻方法。 当蚀刻部分蚀刻的微电子层以形成完全蚀刻的微电子层时，第二检测装置控制第二蚀刻方法停止在基板上。 该方法特别适用于形成在半导体集成电路微电子制造中使用的场效应晶体管内使用的栅电极。