利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

2 条记录 (耗时 0.011 秒)

    SATISFYING MEMORY ORDERING REQUIREMENTS BETWEEN PARTIAL READS AND NON-SNOOP ACCESSES
    1.
    发明申请
    SATISFYING MEMORY ORDERING REQUIREMENTS BETWEEN PARTIAL READS AND NON-SNOOP ACCESSES 审中-公开
    在部分阅读和非SNOOP访问之间满足记忆订购要求

    公开(公告)号：US20150178210A1

    公开(公告)日：2015-06-25

    申请号：US14583596

    申请日：2014-12-27

    申请人： Intel Corporation

    发明人： Robert H. Beers ,  Ching- Tsun Chou ,  Robert J. Safranek ,  James Vash

    IPC分类号： G06F12/08 ,  G06F12/12

    CPC分类号： G06F12/0833 ,  G06F12/0806 ,  G06F12/0813 ,  G06F12/0824 ,  G06F12/0831 ,  G06F12/128 ,  G06F2212/2542 ,  G06F2212/62 ,  G06F2212/621 ,  G06F2212/69 ,  G06F2212/70 ,  H04L67/28 ,  H04L67/2842

    摘要： A method and apparatus for preserving memory ordering in a cache coherent link based interconnect in light of partial and non-coherent memory accesses is herein described. In one embodiment, partial memory accesses, such as a partial read, is implemented utilizing a Read Invalidate and/or Snoop Invalidate message. When a peer node receives a Snoop Invalidate message referencing data from a requesting node, the peer node is to invalidate a cache line associated with the data and is not to directly forward the data to the requesting node. In one embodiment, when the peer node holds the referenced cache line in a Modified coherency state, in response to receiving the Snoop Invalidate message, the peer node is to writeback the data to a home node associated with the data.

    摘要翻译： 这里描述了一种基于部分和非相干存储器访问的基于高速缓存基于相干链路的互连中的存储器排序的方法和装置。 在一个实施例中，使用Read Invalidate和/或Snoop Invalidate消息来实现部分存储器访问，诸如部分读取。 当对等节点接收到从请求节点引用数据的Snoop Invalidate消息时，对等节点将使与数据相关联的高速缓存行无效，并且不将数据直接转发到请求节点。 在一个实施例中，当对等节点保持被修改的一致性状态下的被引用高速缓存行时，响应于接收到无效无效消息，对等节点将该数据写回到与该数据相关联的家庭节点。