公开(公告)号：US20080040551A1

公开(公告)日：2008-02-14

申请号：US11890448

申请日：2007-08-06

申请人： Jan Gray ,  Timothy Harris ,  James Larus ,  Burton Smith

发明人： Jan Gray ,  Timothy Harris ,  James Larus ,  Burton Smith

IPC分类号： G06F12/08

CPC分类号： G06F12/084

摘要： Various technologies and techniques are disclosed for providing software accessible metadata on a cache of a central processing unit. A multiprocessor has at least one central processing unit. The central processing unit has a cache with cache lines that are augmented by cache metadata. The cache metadata includes software-controlled metadata identifiers that allow multiple logical processors to share the cache metadata. The metadata identifiers and cache metadata can then be used to accelerate various operations. For example, parallel computations can be accelerated using cache metadata and metadata identifiers. As another example, nested computations can be accelerated using metadata identifiers and cache metadata. As yet another example, transactional memory applications that include parallelism within transactions or that include nested transactions can be also accelerated using cache metadata and metadata identifiers.

摘要翻译： 公开了用于在中央处理单元的高速缓存上提供软件可访问元数据的各种技术和技术。 多处理器具有至少一个中央处理单元。 中央处理单元具有高速缓存，缓存线通过高速缓存元数据增强。 高速缓存元数据包括允许多个逻辑处理器共享缓存元数据的软件控制的元数据标识符。 然后可以使用元数据标识符和缓存元数据来加速各种操作。 例如，可以使用缓存元数据和元数据标识符来加速并行计算。 作为另一个例子，可以使用元数据标识符和缓存元数据来加速嵌套计算。 作为又一示例，还可以使用高速缓存元数据和元数据标识符来加速包括事务内并行性或包括嵌套事务的事务性存储器应用。

公开(公告)号：US20070245309A1

公开(公告)日：2007-10-18

申请号：US11811148

申请日：2007-06-08

申请人： Jan Gray ,  Timothy Harris ,  James Larus ,  Burton Smith

发明人： Jan Gray ,  Timothy Harris ,  James Larus ,  Burton Smith

IPC分类号： G06F9/44

CPC分类号： G06F12/0802 ,  G06F9/30021 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/30181 ,  G06F9/3802 ,  G06F9/3834 ,  G06F12/0842

摘要： Various technologies and techniques are disclosed for providing software accessible metadata on a cache of a central processing unit. The metadata can include at least some bits for each virtual address, at least some bits for each cache line, and at least some bits for the cache overall. An instruction set architecture on the central processing unit is provided that includes additional instructions for interacting with the metadata. New side effects that are introduced into an operation of the central processing unit by a presence of the metadata and the additional instructions. The metadata can be accessed by at least one software program to facilitate an operation of the software program.

摘要翻译： 公开了用于在中央处理单元的高速缓存上提供软件可访问元数据的各种技术和技术。 元数据可以包括用于每个虚拟地址的至少一些比特，每个高速缓存行的至少一些比特，以及总体上的至少一些比特。 提供了中央处理单元上的指令集架构，其包括与元数据交互的附加指令。 通过存在元数据和附加指令将新的副作用引入到中央处理单元的操作中。 元数据可以由至少一个软件程序访问以便于软件程序的操作。

公开(公告)号：US20070245128A1

公开(公告)日：2007-10-18

申请号：US11811033

申请日：2007-06-08

申请人： Jan Gray ,  Timothy Harris ,  James Larus ,  Burton Smith

发明人： Jan Gray ,  Timothy Harris ,  James Larus ,  Burton Smith

IPC分类号： G06F9/30

CPC分类号： G06F9/3004 ,  G06F9/30003 ,  G06F9/30087 ,  G06F9/467

摘要： Various technologies and techniques are disclosed for providing a hardware accelerated software transactional memory application. The software transactional memory application has access to metadata in a cache of a central processing unit that can be used to improve the operation of the STM system. For example, open read barrier filtering is provided that uses an opened-for-read bit that is contained in the metadata to avoid redundant open read processing. Similarly, redundant read log validation can be avoided using the metadata. For example, upon entering commit processing for a particular transaction, a get-evictions instruction in an instruction set architecture of the central processing unit is invoked. A retry operation can be optimized using the metadata. The particular transaction is aborted at a current point and put to sleep. The corresponding cache line metadata in the metadata are marked appropriately to efficiently detect a write by another CPU.

摘要翻译： 公开了用于提供硬件加速软件事务性存储器应用的各种技术和技术。 软件事务存储器应用程序可以访问可用于改进STM系统的操作的中央处理单元的高速缓存中的元数据。 例如，提供了打开的读取屏障过滤，该过滤使用元数据中包含的可读取位来避免冗余的打开读取处理。 类似地，可以使用元数据避免冗余读取日志验证。 例如，在对特定事务进行提交处理时，调用中央处理单元的指令集架构中的取消指令。 可以使用元数据优化重试操作。 特定的事务在当前中止，并进入睡眠状态。 元数据中相应的缓存行元数据被适当地标记以有效地检测另一CPU的写入。

公开(公告)号：US20070245099A1

公开(公告)日：2007-10-18

申请号：US11811370

申请日：2007-06-08

申请人： Jan Gray ,  Timothy Harris ,  James Larus ,  Burton Smith

发明人： Jan Gray ,  Timothy Harris ,  James Larus ,  Burton Smith

IPC分类号： G06F12/00

CPC分类号： G06F9/467 ,  G06F9/3004 ,  G06F9/30047 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3859 ,  G06F12/0808 ,  G06F12/0842 ,  G06F2212/1016 ,  G06F2212/466 ,  G06F2212/507

摘要： Various technologies and techniques are disclosed for providing a bounded transactional memory application that accesses cache metadata in a cache of a central processing unit. When performing a transactional read from the bounded transactional memory application, a cache line metadata transaction-read bit is set. When performing a transactional write from the bounded transactional memory application, a cache line metadata transaction-write bit is set and a conditional store is performed. At commit time, if any lines marked with the transaction-read bit or the transaction-write bit were evicted or invalidated, all speculatively written lines are discarded. The application can also interrogate a cache line metadata eviction summary to determine whether a transaction is doomed and then take an appropriate action.

摘要翻译： 公开了各种技术和技术，用于提供访问中央处理单元的高速缓存中的高速缓存元数据的有界事务存储器应用。 当从有界事务存储器应用程序执行事务读取时，设置缓存行元数据事务读取位。 当从有界事务存储器应用程序执行事务写入时，设置高速缓存行元数据事务写入位并执行条件存储。 在提交时，如果任何标有事务读取位或事务写入位的行被驱逐或无效，则所有推测写入的行将被丢弃。 应用程序还可以询问高速缓存行元数据驱逐摘要以确定事务是否注定失败，然后采取适当的操作。

公开(公告)号：US08813052B2

公开(公告)日：2014-08-19

申请号：US11811370

申请日：2007-06-08

申请人： Jan Gray ,  Timothy L. Harris ,  James Larus ,  Burton Smith

发明人： Jan Gray ,  Timothy L. Harris ,  James Larus ,  Burton Smith

IPC分类号： G06F9/45 ,  G06F9/46

CPC分类号： G06F9/467 ,  G06F9/3004 ,  G06F9/30047 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3859 ,  G06F12/0808 ,  G06F12/0842 ,  G06F2212/1016 ,  G06F2212/466 ,  G06F2212/507

摘要： Various technologies and techniques are disclosed for providing a bounded transactional memory application that accesses cache metadata in a cache of a central processing unit. When performing a transactional read from the bounded transactional memory application, a cache line metadata transaction-read bit is set. When performing a transactional write from the bounded transactional memory application, a cache line metadata transaction-write bit is set and a conditional store is performed. At commit time, if any lines marked with the transaction-read bit or the transaction-write bit were evicted or invalidated, all speculatively written lines are discarded. The application can also interrogate a cache line metadata eviction summary to determine whether a transaction is doomed and then take an appropriate action.

摘要翻译： 公开了各种技术和技术，用于提供访问中央处理单元的高速缓存中的高速缓存元数据的有界事务存储器应用。 当从有界事务存储器应用程序执行事务读取时，设置缓存行元数据事务读取位。 当从有界事务存储器应用程序执行事务写入时，设置高速缓存行元数据事务写入位并执行条件存储。 在提交时，如果任何标有事务读取位或事务写入位的行被驱逐或无效，则所有推测写入的行将被丢弃。 应用程序还可以询问高速缓存行元数据驱逐摘要以确定事务是否注定失败，然后采取适当的操作。

公开(公告)号：US08898652B2

公开(公告)日：2014-11-25

申请号：US11811033

申请日：2007-06-08

申请人： Jan Gray ,  Timothy L. Harris ,  James Larus ,  Burton Smith

发明人： Jan Gray ,  Timothy L. Harris ,  James Larus ,  Burton Smith

IPC分类号： G06F9/45 ,  G06F9/30 ,  G06F9/46

CPC分类号： G06F9/3004 ,  G06F9/30003 ,  G06F9/30087 ,  G06F9/467

摘要： Various technologies and techniques are disclosed for providing a hardware accelerated software transactional memory application. The software transactional memory application has access to metadata in a cache of a central processing unit that can be used to improve the operation of the STM system. For example, open read barrier filtering is provided that uses an opened-for-read bit that is contained in the metadata to avoid redundant open read processing. Similarly, redundant read log validation can be avoided using the metadata. For example, upon entering commit processing for a particular transaction, a get-evictions instruction in an instruction set architecture of the central processing unit is invoked. A retry operation can be optimized using the metadata. The particular transaction is aborted at a current point and put to sleep. The corresponding cache line metadata in the metadata are marked appropriately to efficiently detect a write by another CPU.

摘要翻译： 公开了用于提供硬件加速软件事务性存储器应用的各种技术和技术。 软件事务存储器应用程序可以访问可用于改进STM系统的操作的中央处理单元的高速缓存中的元数据。 例如，提供了打开的读取屏障过滤，该过滤使用元数据中包含的可读取位来避免冗余的打开读取处理。 类似地，可以使用元数据避免冗余读取日志验证。 例如，在对特定事务进行提交处理时，调用中央处理单元的指令集架构中的取消指令。 可以使用元数据优化重试操作。 特定的事务在当前中止，并进入睡眠状态。 元数据中相应的缓存行元数据被适当地标记以有效地检测另一CPU的写入。

公开(公告)号：US08225297B2

公开(公告)日：2012-07-17

申请号：US11890448

申请日：2007-08-06

申请人： Jan Gray ,  Timothy L. Harris ,  James Larus ,  Burton Smith

发明人： Jan Gray ,  Timothy L. Harris ,  James Larus ,  Burton Smith

IPC分类号： G06F12/00

CPC分类号： G06F12/084

摘要： Various technologies and techniques are disclosed for providing software accessible metadata on a cache of a central processing unit. A multiprocessor has at least one central processing unit. The central processing unit has a cache with cache lines that are augmented by cache metadata. The cache metadata includes software-controlled metadata identifiers that allow multiple logical processors to share the cache metadata. The metadata identifiers and cache metadata can then be used to accelerate various operations. For example, parallel computations can be accelerated using cache metadata and metadata identifiers. As another example, nested computations can be accelerated using metadata identifiers and cache metadata. As yet another example, transactional memory applications that include parallelism within transactions or that include nested transactions can be also accelerated using cache metadata and metadata identifiers.

摘要翻译： 公开了用于在中央处理单元的高速缓存上提供软件可访问元数据的各种技术和技术。 多处理器具有至少一个中央处理单元。 中央处理单元具有高速缓存，缓存线通过高速缓存元数据增强。 高速缓存元数据包括允许多个逻辑处理器共享缓存元数据的软件控制的元数据标识符。 然后可以使用元数据标识符和缓存元数据来加速各种操作。 例如，可以使用缓存元数据和元数据标识符来加速并行计算。 作为另一个例子，可以使用元数据标识符和缓存元数据来加速嵌套计算。 作为又一示例，还可以使用高速缓存元数据和元数据标识符来加速包括事务内并行性或包括嵌套事务的事务性存储器应用。

公开(公告)号：US08001538B2

公开(公告)日：2011-08-16

申请号：US11811148

申请日：2007-06-08

申请人： Jan Gray ,  Timothy L. Harris ,  James Larus ,  Burton Smith

发明人： Jan Gray ,  Timothy L. Harris ,  James Larus ,  Burton Smith

IPC分类号： G06F12/00

CPC分类号： G06F12/0802 ,  G06F9/30021 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30047 ,  G06F9/30181 ,  G06F9/3802 ,  G06F9/3834 ,  G06F12/0842

摘要： Various technologies and techniques are disclosed for providing software accessible metadata on a cache of a central processing unit. The metadata can include at least some bits for each virtual address, at least some bits for each cache line, and at least some bits for the cache overall. An instruction set architecture on the central processing unit is provided that includes additional instructions for interacting with the metadata. New side effects that are introduced into an operation of the central processing unit by a presence of the metadata and the additional instructions. The metadata can be accessed by at least one software program to facilitate an operation of the software program.

摘要翻译： 公开了用于在中央处理单元的高速缓存上提供软件可访问元数据的各种技术和技术。 元数据可以包括用于每个虚拟地址的至少一些比特，每个高速缓存行的至少一些比特，以及总体上的至少一些比特。 提供了中央处理单元上的指令集架构，其包括与元数据交互的附加指令。 通过存在元数据和附加指令将新的副作用引入到中央处理单元的操作中。 元数据可以由至少一个软件程序访问以便于软件程序的操作。

公开(公告)号：US20100218005A1

公开(公告)日：2010-08-26

申请号：US12391188

申请日：2009-02-23

申请人： Navendu Jain ,  CJ Williams ,  James Larus ,  Dan Reed

发明人： Navendu Jain ,  CJ Williams ,  James Larus ,  Dan Reed

IPC分类号： G06F1/00

CPC分类号： G06F9/5094 ,  G06F2209/5019 ,  Y02D10/22

摘要： The described implementations relate to energy-aware server management. One implementation involves an adaptive control unit configured to manage energy usage in a server farm by transitioning individual servers between active and inactive states while maintaining response times for the server farm at a predefined level.

摘要翻译： 所描述的实现涉及能量感知服务器管理。 一个实现涉及一种自适应控制单元，其被配置为通过在主动状态和非活动状态之间转换单个服务器来管理服务器场中的能量使用，同时维持服务器场在预定义级别的响应时间。

公开(公告)号：US20070094495A1

公开(公告)日：2007-04-26

申请号：US11428162

申请日：2006-06-30

申请人： Galen Hunt ,  James Larus ,  Martin Abadi ,  Mark Aiken ,  Paul Barham ,  Manuel Fahndrich ,  Chris Hawblitzel ,  Orion Hodson ,  Steven Levi ,  Nicholas Murphy ,  Bjarne Steensgaard ,  David Tarditi ,  Edward Wobber ,  Brian Zill

发明人： Galen Hunt ,  James Larus ,  Martin Abadi ,  Mark Aiken ,  Paul Barham ,  Manuel Fahndrich ,  Chris Hawblitzel ,  Orion Hodson ,  Steven Levi ,  Nicholas Murphy ,  Bjarne Steensgaard ,  David Tarditi ,  Edward Wobber ,  Brian Zill

IPC分类号： H04L9/00

CPC分类号： G06F9/544 ,  G06F9/468

摘要： Described herein are one or more implementations of an operating system that provides for statically verifiable inter-process communication between isolated processes. Also, described herein are one or more implementations of programming tools that facilitate the development of statically verifiable isolated processes having inter-process communication.

摘要翻译： 这里描述了一种操作系统的一个或多个实现，该操作系统提供了隔离过程之间的静态可验证的进程间通信。 此外，这里描述了一种或多种编程工具的实现方式，其有助于开发具有进程间通信的静态可验证的隔离进程。