-
公开(公告)号：US20060190874A1
公开(公告)日：2006-08-24
申请号：US11065601
申请日：2005-02-24
IPC分类号： G06F17/50
CPC分类号： G01R31/318314 , G06F17/5022 , G06F17/504
摘要： A method, system and computer program product for performing verification is disclosed. A high-level description of a design is created and constrained drivers are synthesized from the high-level description of the design. A testbench is generated from the high-level description of the design and the constrained drivers and a formal equivalence is evaluated on the testbench to perform verification.
摘要翻译： 公开了一种用于执行验证的方法，系统和计算机程序产品。 创建对设计的高级描述，并从设计的高级描述合成约束的驱动程序。 测试台是从设计的高级描述和受限制的驱动程序生成的，并且在测试台上进行正式的等效性来执行验证。
-
2.发明授权Method and system for formal unidirectional bus verification using synthesizing constrained drivers 有权使用合成约束驱动程序进行正式单向总线验证的方法和系统公开(公告)号：US07305636B2
公开(公告)日：2007-12-04
申请号：US11065601
申请日：2005-02-24
IPC分类号： G06F17/50
CPC分类号： G01R31/318314 , G06F17/5022 , G06F17/504
摘要： A method, system and computer program product for performing verification is disclosed. A high-level description of a design is created and constrained drivers are synthesized from the high-level description of the design. A testbench is generated from the high-level description of the design and the constrained drivers and a formal equivalence is evaluated on the testbench to perform verification.
摘要翻译： 公开了一种用于执行验证的方法，系统和计算机程序产品。 创建对设计的高级描述，并从设计的高级描述合成约束的驱动程序。 测试台是从设计的高级描述和受限制的驱动程序生成的，并且在测试台上进行正式的等效性来执行验证。
-
3.发明申请公开(公告)号：US20070089004A1
公开(公告)日：2007-04-19
申请号：US11252512
申请日：2005-10-18
IPC分类号： G01R31/28
CPC分类号： G06F17/5022 , G01R31/318357
摘要： The present invention provides a method, an apparatus, and a computer program product for applying external clock and data patterns for TTP-LBIST. A simulation model for the logic under test is set up in a simulator. Next, a user sets up an external LBIST block, which comprises pre-verified internal clock and data pattern logic, and connects this block to the logic in the simulation model. The internal clock and data pattern logic provides the input patterns used in OCPG modes of LBIST. This internal clock and data pattern logic is already verified through the design effort. Therefore, the internal pattern generators become the external pattern generators in the simulation model. The external LBIST block applies the external clock and data patterns, and subsequently, the user receives and processes these output patterns to determine if the logic operates correctly.
摘要翻译： 本发明提供一种用于对TTP-LBIST应用外部时钟和数据模式的方法，装置和计算机程序产品。 在仿真器中设置了被测逻辑的仿真模型。 接下来，用户设置外部LBIST块，其包括预先验证的内部时钟和数据模式逻辑，并将该块连接到仿真模型中的逻辑。 内部时钟和数据模式逻辑提供了LBIST的OCPG模式中使用的输入模式。 该内部时钟和数据模式逻辑已经通过设计工作进行了验证。 因此，内部模式发生器成为模拟模型中的外部模式发生器。 外部LBIST块应用外部时钟和数据模式，随后用户接收并处理这些输出模式以确定逻辑是否正常工作。
-
公开(公告)号：US07478304B2
公开(公告)日：2009-01-13
申请号：US11936921
申请日：2007-11-08
IPC分类号： G01R31/28
CPC分类号： G06F17/5022 , G01R31/318357
摘要： The present invention provides an apparatus and a computer program product for applying external clock and data patterns for TTP-LBIST. A simulation model for the logic under test is set up in a simulator. Next, a user sets up an external LBIST block, which comprises pre-verified internal clock and data pattern logic, and connects this block to the logic in the simulation model. The internal clock and data pattern logic provides the input patterns used in OPCG modes of LBIST. This internal clock and data pattern logic is already verified through the design effort. Therefore, the internal pattern generators become the external pattern generators in the simulation model. The external LBIST block applies the external clock and data patterns, and subsequently, the user receives and processes these output patterns to determine if the logic operates correctly.
摘要翻译： 本发明提供一种用于对TTP-LBIST应用外部时钟和数据模式的装置和计算机程序产品。 在仿真器中设置了被测逻辑的仿真模型。 接下来，用户设置外部LBIST块，其包括预先验证的内部时钟和数据模式逻辑，并将该块连接到仿真模型中的逻辑。 内部时钟和数据模式逻辑提供了用于LBIST的OPCG模式的输入模式。 该内部时钟和数据模式逻辑已经通过设计工作进行了验证。 因此，内部模式发生器成为模拟模型中的外部模式发生器。 外部LBIST块应用外部时钟和数据模式，随后用户接收并处理这些输出模式以确定逻辑是否正常工作。
-
5.发明申请公开(公告)号：US20080097739A1
公开(公告)日：2008-04-24
申请号：US11936921
申请日：2007-11-08
IPC分类号： G06F17/50
CPC分类号： G06F17/5022 , G01R31/318357
摘要： The present invention provides a method, an apparatus, and a computer program product for applying external clock and data patterns for TTP-LBIST. A simulation model for the logic under test is set up in a simulator. Next, a user sets up an external LBIST block, which comprises pre-verified internal clock and data pattern logic, and connects this block to the logic in the simulation model. The internal clock and data pattern logic provides the input patterns used in OPCG modes of LBIST. This internal clock and data pattern logic is already verified through the design effort. Therefore, the internal pattern generators become the external pattern generators in the simulation model. The external LBIST block applies the external clock and data patterns, and subsequently, the user receives and processes these output patterns to determine if the logic operates correctly.
摘要翻译： 本发明提供一种用于对TTP-LBIST应用外部时钟和数据模式的方法，装置和计算机程序产品。 在仿真器中设置了被测逻辑的仿真模型。 接下来，用户设置外部LBIST块，其包括预先验证的内部时钟和数据模式逻辑，并将该块连接到仿真模型中的逻辑。 内部时钟和数据模式逻辑提供了用于LBIST的OPCG模式的输入模式。 该内部时钟和数据模式逻辑已经通过设计工作进行了验证。 因此，内部模式发生器成为模拟模型中的外部模式发生器。 外部LBIST块应用外部时钟和数据模式，随后用户接收并处理这些输出模式以确定逻辑是否正常工作。
-
6.发明授权公开(公告)号：US07350124B2
公开(公告)日：2008-03-25
申请号：US11252512
申请日：2005-10-18
IPC分类号： G06F11/00
CPC分类号： G06F17/5022 , G01R31/318357
摘要： The present invention provides a method, an apparatus, and a computer program product for applying external clock and data patterns for TTP-LBIST. A simulation model for the logic under test is set up in a simulator. Next, a user sets up an external LBIST block, which comprises pre-verified internal clock and data pattern logic, and connects this block to the logic in the simulation model. The internal clock and data pattern logic provides the input patterns used in OPCG modes of LBIST. This internal clock and data pattern logic is already verified through the design effort. Therefore, the internal pattern generators become the external pattern generators in the simulation model. The external LBIST block applies the external clock and data patterns, and subsequently, the user receives and processes these output patterns to determine if the logic operates correctly.
摘要翻译： 本发明提供一种用于对TTP-LBIST应用外部时钟和数据模式的方法，装置和计算机程序产品。 在仿真器中设置了被测逻辑的仿真模型。 接下来，用户设置外部LBIST块，其包括预先验证的内部时钟和数据模式逻辑，并将该块连接到仿真模型中的逻辑。 内部时钟和数据模式逻辑提供了用于LBIST的OPCG模式的输入模式。 该内部时钟和数据模式逻辑已经通过设计工作进行了验证。 因此，内部模式发生器成为模拟模型中的外部模式发生器。 外部LBIST块应用外部时钟和数据模式，随后用户接收并处理这些输出模式以确定逻辑是否正常工作。
-
7.发明授权Method and system for testing bit failures in array elements of an electronic circuit 有权用于测试电子电路阵列元件中的位故障的方法和系统公开(公告)号：US08010934B2
公开(公告)日：2011-08-30
申请号：US12127900
申请日：2008-05-28
申请人： Joachim Kneisel , Otto Torreiter
发明人： Joachim Kneisel , Otto Torreiter
IPC分类号： G06F17/50
CPC分类号： G01R31/3171
摘要： The invention relates to a method and system for testing bit failures in array elements of an electronic circuit. Said method comprising the steps of changing an original hardware representation (DD) of the array such that errors can be injected in a memory by manipulation of associated read and/or write logic of the memory via input signals, building an emulator model (SME) from said changed hardware representation for emulating the array, and injecting errors into the changed hardware representation for determining the array to get stick capabilities.
摘要翻译： 本发明涉及一种用于测试电子电路的阵列元件中的位故障的方法和系统。 所述方法包括以下步骤：改变阵列的原始硬件表示（DD），使得可以通过经由输入信号操纵存储器的相关联的读取和/或写入逻辑来将错误注入到存储器中，构建仿真器模型（SME） 从用于仿真阵列的所述改变的硬件表示，以及将错误注入到改变的硬件表示中，以确定阵列以获得棒功能。
-
8.发明申请Method and System for Testing Bit Failures in Array Elements of an Electronic Circuit 有权电子电路阵列元件中位故障测试方法及系统公开(公告)号：US20080301596A1
公开(公告)日：2008-12-04
申请号：US12127900
申请日：2008-05-28
申请人： Joachim Kneisel , Otto Torreiter
发明人： Joachim Kneisel , Otto Torreiter
IPC分类号： G06F17/50
CPC分类号： G01R31/3171
摘要： The invention relates to a method and system for testing bit failures in array elements of an electronic circuit. Said method comprising the steps of changing an original hardware representation (DD) of the array such that errors can be injected in a memory by manipulation of associated read and/or write logic of the memory via input signals, building an emulator model (SME) from said changed hardware representation for emulating the array, and injecting errors into the changed hardware representation for determining the array to get stick capabilities.
摘要翻译： 本发明涉及一种用于测试电子电路的阵列元件中的位故障的方法和系统。 所述方法包括以下步骤：改变阵列的原始硬件表示（DD），使得可以通过经由输入信号操纵存储器的相关联的读取和/或写入逻辑来将错误注入到存储器中，构建仿真器模型（SME） 从用于仿真阵列的所述改变的硬件表示，以及将错误注入到改变的硬件表示中，以确定阵列以获得棒功能。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.017 秒)
