公开(公告)号：US06816979B1

公开(公告)日：2004-11-09

申请号：US09775372

申请日：2001-02-01

申请人： Jiann-Cheng Chen ,  Somnath Paul ,  S. Babar Raza

发明人： Jiann-Cheng Chen ,  Somnath Paul ,  S. Babar Raza

IPC分类号： G06F112

CPC分类号： G06F1/12

摘要： An apparatus comprising a first logic circuit and a second logic circuit. The first logic circuit may comprise one or more counters and may be configured to synchronize a plurality of input clock signals. The second logic circuit may be configured to detect and present a faster clock signal of the synchronized clock signals.

公开(公告)号：US06810098B1

公开(公告)日：2004-10-26

申请号：US09732686

申请日：2000-12-08

申请人： Somnath Paul ,  S. Babar Raza

发明人： Somnath Paul ,  S. Babar Raza

IPC分类号： H04L700

CPC分类号： G06F5/065

摘要： An apparatus configured to interface a first clock speed of a multiqueue storage device and a second clock speed of an interface. The apparatus may be configured to control a flow of variable size data packets.

摘要翻译： 一种被配置为将多队列存储设备的第一时钟速度和接口的第二时钟速度进行接口的设备。 该装置可以被配置为控制可变大小数据分组的流。

公开(公告)号：US06631455B1

公开(公告)日：2003-10-07

申请号：US09676705

申请日：2000-09-29

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： G06F1200

CPC分类号： G06F5/065 ,  G06F5/10

摘要： An apparatus for initializing a default value of a queue. The apparatus comprising a memory section having a first storage element and a second storage element. The apparatus may be configured to pass the default value and initialize the default value of the queue without writing to the memory section.

摘要翻译： 用于初始化队列的默认值的装置。 该装置包括具有第一存储元件和第二存储元件的存储器部分。 该设备可以被配置为传递默认值并初始化队列的默认值而不写入存储器部分。

公开(公告)号：US06625711B1

公开(公告)日：2003-09-23

申请号：US09714441

申请日：2000-11-16

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： G06F1200

CPC分类号： G06F13/4059 ,  G06F5/06 ,  G06F2205/063

摘要： An apparatus comprising a plurality of devices configured to store and present data to a plurality of queues. Each of the plurality of devices may be configured to receive (i) one or more first control signals configured to control data transfer and (ii) one or more second control signals to configure the plurality of queues. A particular one or more of the plurality of devices may be selected in response to one or more device identification bits.

摘要翻译： 一种装置，包括被配置为存储和呈现数据到多个队列的多个设备。 多个装置中的每一个可以被配置为接收（i）配置成控制数据传送的一个或多个第一控制信号，以及（ii）一个或多个第二控制信号以配置多个队列。 可以响应于一个或多个设备标识位来选择多个设备中的特定一个或多个设备。

公开(公告)号：US07016349B1

公开(公告)日：2006-03-21

申请号：US09676706

申请日：2000-09-29

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： H04L12/56 ,  G06F12/00

CPC分类号： H04L49/901 ,  H04L49/90

摘要： An apparatus configured to extract in-band information or skip extraction of the in-band information and perform a look ahead operation. The apparatus may be configured to switch between the extraction and the skipping of the extraction.

摘要翻译： 一种被配置为提取带内信息或者跳过带内信息的提取并执行预览操作的装置。 该装置可以被配置为在提取和提取的跳过之间切换。

公开(公告)号：US06578118B1

公开(公告)日：2003-06-10

申请号：US09676171

申请日：2000-09-29

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： G06F1200

CPC分类号： G06F5/10 ,  G06F5/065

摘要： A method for writing and reading in-band information to and from a single storage element, comprising the steps of (A) receiving the in-band information, (B) storing data in either (i) a port information register when in a first state or (ii) a memory element when in a second state and (C) storing subsequent data in the memory element. The first state and the second state may be dependent upon a block position of the in-band information.

摘要翻译： 一种用于向单个存储元件写入和读取带内信息的方法，包括以下步骤：（A）接收带内信息，（B）在（i）端口信息寄存器中存储数据的步骤 状态或（ii）处于第二状态的存储元件，（C）将后续数据存储在存储元件中。 第一状态和第二状态可以取决于带内信息的块位置。

公开(公告)号：US06925506B1

公开(公告)日：2005-08-02

申请号：US09676704

申请日：2000-09-29

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： G06F5/06 ,  G06F12/00 ,  G06F13/00

CPC分类号： G06F5/065 ,  G06F2205/066

摘要： A circuit configured to provide a storage device comprising one or more virtual multiqueue FIFOs. The circuit is generally configured to operate at a preferred clock speed of a plurality of clock speeds.

摘要翻译： 一种被配置为提供包括一个或多个虚拟多队列FIFO的存储设备的电路。 电路通常被配置为以多个时钟速度的优选时钟速度工作。

公开(公告)号：US06816955B1

公开(公告)日：2004-11-09

申请号：US09676169

申请日：2000-09-29

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： G11C800

CPC分类号： G11C8/16 ,  G06F13/1605 ,  G06F13/1684

摘要： An apparatus for providing arbitration for a dual-port memory. The apparatus may be configured to prevent a write cycle extension during contention between simultaneous read and write operations.

摘要翻译： 一种用于为双端口存储器提供仲裁的装置。 该装置可以被配置为在同时读和写操作期间的争用期间防止写周期扩展。

公开(公告)号：US06715021B1

公开(公告)日：2004-03-30

申请号：US09732687

申请日：2000-12-08

申请人： Somnath Paul ,  S. Babar Raza

发明人： Somnath Paul ,  S. Babar Raza

IPC分类号： G06F1300

CPC分类号： G06F13/362

摘要： An apparatus comprising a plurality of storage devices and a scheduler circuit. Each of the plurality of storage devices may be configured to store and present one or more packets of a data stream over one or more first busses operating at a first speed. The scheduler circuit may be configured to determine which of the plurality of storage devices transmits the packets of the data stream. A second bus that may be configured to carry look ahead information and synchronize the plurality of devices. The second bus may operate at a second speed.

摘要翻译： 一种包括多个存储装置和调度器电路的装置。 多个存储设备中的每一个可以被配置为在一个或多个以第一速度操作的第一总线上存储和呈现数据流的一个或多个分组。 调度器电路可以被配置为确定多个存储设备中的哪个存储设备发送数据流的分组。 第二总线，其可被配置为携带查看信息并使多个设备同步。 第二总线可以以第二速度操作。

公开(公告)号：US06629226B1

公开(公告)日：2003-09-30

申请号：US09732685

申请日：2000-12-08

申请人： Somnath Paul ,  S. Babar Raza

发明人： Somnath Paul ,  S. Babar Raza

IPC分类号： G06F1314

CPC分类号： G06F5/065 ,  G06F13/1615

摘要： An interface coupled to a multiqueue storage device and configured to interface the multiqueue storage device with one or more handshaking signals. The multiqueue storage device and the interface may be configured to transfer variable size data packets.

摘要翻译： 耦合到多队列存储设备并被配置为将所述多队列存储设备与一个或多个握手信号进行接口的接口。 多队列存储设备和接口可以被配置为传送可变大小的数据分组。