公开(公告)号：US08468474B2

公开(公告)日：2013-06-18

申请号：US13618045

申请日：2012-09-14

申请人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

发明人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

IPC分类号： G06F17/50

CPC分类号： H01L21/76838 ,  H01L23/528 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method includes retrieving first layouts of an integrated circuit from a non-transitory computer-readable medium. The first layouts include a via pattern in a via layer, and a metal line pattern in a metal layer immediately over the via layer. The metal line pattern has an enclosure to the via pattern. The enclosure is increased to a second enclosure to generate second layouts of the integrated circuit.

摘要翻译： 一种方法包括从非暂时计算机可读介质检索集成电路的第一布局。 第一布局包括通孔层中的通孔图案，以及在通孔层上方的金属层中的金属线图案。 金属线图案具有到通孔图案的外壳。 外壳增加到第二个外壳以产生集成电路的第二布局。

公开(公告)号：US20130087885A1

公开(公告)日：2013-04-11

申请号：US13269401

申请日：2011-10-07

申请人： Jiun-Jie Huang ,  Ling-Sung Wang ,  Chi-Yen Lin

发明人： Jiun-Jie Huang ,  Ling-Sung Wang ,  Chi-Yen Lin

IPC分类号： H01L29/92

CPC分类号： H01L28/40 ,  H01L23/5223 ,  H01L28/86 ,  H01L2924/0002 ,  H01L2924/00

摘要： A metal-oxide-metal capacitor comprises a first electrode, a second electrode, a plurality of first fingers and a plurality of second fingers. Each first finger and its corresponding second finger are in parallel and separated by a low k dielectric material. A via-hole region is employed to enclose the metal-oxide-metal capacitor so as to remove the moisture stored in the low k dielectric material.

摘要翻译： 金属氧化物 - 金属电容器包括第一电极，第二电极，多个第一指状物和多个第二指状物。 每个第一指状物及其相应的第二指状物平行并由低k电介质材料隔开。 采用通孔区域来包围金属氧化物 - 金属电容器，以去除存储在低k电介质材料中的水分。

公开(公告)号：US09064841B2

公开(公告)日：2015-06-23

申请号：US13269401

申请日：2011-10-07

申请人： Jiun-Jie Huang ,  Ling-Sung Wang ,  Chi-Yen Lin

发明人： Jiun-Jie Huang ,  Ling-Sung Wang ,  Chi-Yen Lin

IPC分类号： H01L21/02 ,  H01L49/02

CPC分类号： H01L28/40 ,  H01L23/5223 ,  H01L28/86 ,  H01L2924/0002 ,  H01L2924/00

摘要： A metal-oxide-metal capacitor comprises a first electrode, a second electrode, a plurality of first fingers and a plurality of second fingers. Each first finger and its corresponding second finger are in parallel and separated by a low k dielectric material. A via-hole region is employed to enclose the metal-oxide-metal capacitor so as to remove the moisture stored in the low k dielectric material.

摘要翻译： 金属氧化物 - 金属电容器包括第一电极，第二电极，多个第一指状物和多个第二指状物。 每个第一指状物及其相应的第二指状物平行并由低k电介质材料隔开。 采用通孔区域来包围金属氧化物 - 金属电容器，以去除存储在低k电介质材料中的水分。

公开(公告)号：US08558350B2

公开(公告)日：2013-10-15

申请号：US13274122

申请日：2011-10-14

申请人： Jiun-Jie Huang ,  Ling-Sung Wang ,  Chi-Yen Lin

发明人： Jiun-Jie Huang ,  Ling-Sung Wang ,  Chi-Yen Lin

IPC分类号： H01L21/02

CPC分类号： H01L23/5223 ,  H01L23/585 ,  H01L28/60 ,  H01L28/86 ,  H01L28/90 ,  H01L2924/0002 ,  H01L2924/00

摘要： A metal-oxide-metal capacitor comprises a first electrode, a second electrode, a plurality of first fingers and a plurality of second fingers. Each first finger and its corresponding second finger are in parallel and separated by a low k dielectric material. A guard ring is employed to enclose the metal-oxide-metal capacitor so as to prevent moisture from penetrating into the low k dielectric material.

摘要翻译： 金属氧化物 - 金属电容器包括第一电极，第二电极，多个第一指状物和多个第二指状物。 每个第一指状物及其相应的第二指状物平行并由低k电介质材料隔开。 采用保护环包围金属氧化物 - 金属电容器，以防止水分渗透到低k电介质材料中。

公开(公告)号：US08341562B1

公开(公告)日：2012-12-25

申请号：US13188166

申请日：2011-07-21

申请人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

发明人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

IPC分类号： G06F17/50

CPC分类号： H01L21/76838 ,  H01L23/528 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method includes retrieving first layouts of an integrated circuit from a non-transitory computer-readable medium. The first layouts include a via pattern in a via layer, and a metal line pattern in a metal layer immediately over the via layer. The metal line pattern has an enclosure to the via pattern. The enclosure is increased to a second enclosure to generate second layouts of the integrated circuit.

摘要翻译： 一种方法包括从非暂时计算机可读介质检索集成电路的第一布局。 第一布局包括通孔层中的通孔图案，以及在通孔层上方的金属层中的金属线图案。 金属线图案具有到通孔图案的外壳。 外壳增加到第二个外壳以产生集成电路的第二布局。

公开(公告)号：US08476629B2

公开(公告)日：2013-07-02

申请号：US13246536

申请日：2011-09-27

申请人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

发明人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

IPC分类号： H01L29/788 ,  H01L27/12

CPC分类号： H01L22/34

摘要： A semiconductor wafer has a die area and a scribe area. A first dummy pad is formed in a first test line area of the scribe area and filled with a first material as part of a first metal layer. A first interlayer dielectric is formed over the first metal layer. A first interconnect pattern is formed in the die area and above the first interlayer dielectric, and a first trench pattern is formed in the first test line area of the scribe area and above the interlayer dielectric. The first interconnect pattern and the first trench pattern are filled with a second metal layer, and the first trench pattern is aligned above the first dummy pad. An enhanced test line structure including the first trench pattern and the first dummy pad is formed and probed in a back end of line (BEOL) process.

摘要翻译： 半导体晶片具有模具区域和划线区域。 第一虚拟焊盘形成在划线区域的第一测试线区域中，并且填充有作为第一金属层的一部分的第一材料。 在第一金属层上形成第一层间电介质。 第一互连图案形成在管芯区域中并且在第一层间电介质上方，并且第一沟槽图案形成在划线区域的第一测试线区域中以及层间电介质之上。 第一互连图案和第一沟槽图案填充有第二金属层，并且第一沟槽图案在第一虚拟衬垫上方对准。 包括第一沟槽图案和第一虚拟垫的增强的测试线结构在线后端（BEOL）工艺中被形成和探测。

公开(公告)号：US20130093047A1

公开(公告)日：2013-04-18

申请号：US13274122

申请日：2011-10-14

申请人： Jiun-Jie Huang ,  Ling-Sung Wang ,  Chi-Yen Lin

发明人： Jiun-Jie Huang ,  Ling-Sung Wang ,  Chi-Yen Lin

IPC分类号： H01L29/02

CPC分类号： H01L23/5223 ,  H01L23/585 ,  H01L28/60 ,  H01L28/86 ,  H01L28/90 ,  H01L2924/0002 ,  H01L2924/00

摘要： A metal-oxide-metal capacitor comprises a first electrode, a second electrode, a plurality of first fingers and a plurality of second fingers. Each first finger and its corresponding second finger are in parallel and separated by a low k dielectric material. A guard ring is employed to enclose the metal-oxide-metal capacitor so as to prevent moisture from penetrating into the low k dielectric material.

摘要翻译： 金属氧化物 - 金属电容器包括第一电极，第二电极，多个第一指状物和多个第二指状物。 每个第一指状物及其相应的第二指状物平行并由低k电介质材料隔开。 采用保护环包围金属氧化物 - 金属电容器，以防止水分渗透到低k电介质材料中。

公开(公告)号：US20130075725A1

公开(公告)日：2013-03-28

申请号：US13246536

申请日：2011-09-27

申请人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

发明人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

IPC分类号： H01L23/52 ,  H01L21/66

CPC分类号： H01L22/34

摘要： A semiconductor wafer has a die area and a scribe area. A first dummy pad is formed in a first test line area of the scribe area and filled with a first material as part of a first metal layer. A first interlayer dielectric is formed over the first metal layer. A first interconnect pattern is formed in the die area and above the first interlayer dielectric, and a first trench pattern is formed in the first test line area of the scribe area and above the interlayer dielectric. The first interconnect pattern and the first trench pattern are filled with a second metal layer, and the first trench pattern is aligned above the first dummy pad. An enhanced test line structure including the first trench pattern and the first dummy pad is formed and probed in a back end of line (BEOL) process.

摘要翻译： 半导体晶片具有模具区域和划线区域。 第一虚拟焊盘形成在划线区域的第一测试线区域中，并且填充有作为第一金属层的一部分的第一材料。 在第一金属层上形成第一层间电介质。 第一互连图案形成在管芯区域中并且在第一层间电介质上方，并且第一沟槽图案形成在划线区域的第一测试线区域中以及层间电介质之上。 第一互连图案和第一沟槽图案填充有第二金属层，并且第一沟槽图案在第一虚拟衬垫上方对准。 包括第一沟槽图案和第一虚拟垫的增强的测试线结构在线后端（BEOL）工艺中被形成和探测。

公开(公告)号：US20130024833A1

公开(公告)日：2013-01-24

申请号：US13618045

申请日：2012-09-14

申请人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

发明人： Jiun-Jie Huang ,  Chi-Yen Lin ,  Ling-Sung Wang

IPC分类号： G06F17/50

CPC分类号： H01L21/76838 ,  H01L23/528 ,  H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method includes retrieving first layouts of an integrated circuit from a non-transitory computer-readable medium. The first layouts include a via pattern in a via layer, and a metal line pattern in a metal layer immediately over the via layer. The metal line pattern has an enclosure to the via pattern. The enclosure is increased to a second enclosure to generate second layouts of the integrated circuit.

摘要翻译： 一种方法包括从非暂时计算机可读介质检索集成电路的第一布局。 第一布局包括通孔层中的通孔图案，以及在通孔层上方的金属层中的金属线图案。 金属线图案具有到通孔图案的外壳。 外壳增加到第二个外壳以产生集成电路的第二布局。

公开(公告)号：US09105634B2

公开(公告)日：2015-08-11

申请号：US13539121

申请日：2012-06-29

申请人： Jiun-Jie Huang ,  Ling-Sung Wang

发明人： Jiun-Jie Huang ,  Ling-Sung Wang

IPC分类号： H01L21/4763 ,  H01L23/522 ,  H01L23/532 ,  H01L21/768 ,  H01L49/02

CPC分类号： H01L23/5222 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/7682 ,  H01L23/5223 ,  H01L23/5226 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/5329 ,  H01L23/53295 ,  H01L28/10 ,  H01L28/20 ,  H01L28/40 ,  H01L28/88 ,  H01L28/90 ,  H01L2924/0002 ,  H01L2924/00

摘要： A device includes a dielectric layer, a passive device including a portion in the dielectric layer, and a plurality of voids in the dielectric layer and encircling the passive device.

摘要翻译： 一种器件包括电介质层，包括电介质层中的一部分的无源器件，以及介电层中的多个空隙并且环绕无源器件。