公开(公告)号：US20050071595A1

公开(公告)日：2005-03-31

申请号：US10670703

申请日：2003-09-25

申请人： John Irish ,  Ibrahim Ouda ,  James Steenburgh ,  Jason Thompson

发明人： John Irish ,  Ibrahim Ouda ,  James Steenburgh ,  Jason Thompson

IPC分类号： G06F12/00 ,  G06F12/02 ,  H04L12/56

CPC分类号： G06F12/023

摘要： In a first aspect, a first method is provided. The first method includes the steps of (1) receiving a set of data; (2) determining whether a free group entry of a size required by a portion of the set of data exists in one of a plurality of sections of a memory; (3) if a free group entry of the size required by the portion of the set of data does not exist in one of the plurality of sections of the memory, determining whether the memory includes one or more sections of an unallocated size; and (4) if the memory includes one or more sections of an unallocated size, allocating one of the sections of an unallocated size to the size required by the portion of the set of data thereby creating a section of a dynamically allocated size. Numerous other aspects are provided.

摘要翻译： 在第一方面，提供了第一种方法。 第一种方法包括以下步骤：（1）接收一组数据; （2）确定存储器的多个部分之一中是否存在所述数据集合的一部分所需的大小的空闲组条目; （3）如果存储器的多个部分之一中不存在所述数据集的所述部分所需的大小的空闲组条目，则确定所述存储器是否包括未分配大小的一个或多个部分; 和（4）如果存储器包括一个或多个未分配大小的部分，则将未分配大小的部分中的一个分配给该组数据的部分所需的大小，从而创建动态分配大小的部分。 提供了许多其他方面。

公开(公告)号：US20070180269A1

公开(公告)日：2007-08-02

申请号：US11344901

申请日：2006-02-01

申请人： John Irish ,  Charles Johns ,  Chad McBride ,  Ibrahim Ouda ,  Andrew Wottreng

发明人： John Irish ,  Charles Johns ,  Chad McBride ,  Ibrahim Ouda ,  Andrew Wottreng

IPC分类号： G06F12/14

CPC分类号： G06F12/1475

摘要： A method and apparatus for the prevention of unwanted access to secure areas of memory during the POR or boot sequence of a CPU. Via control within the CPU, commands that are sent to and received by the CPU prior to the finish of the POR sequence can be denied I/O address translation, thus protecting memory during the POR sequence. Furthermore, an error response can be generated in the CPU and sent back to the I/O device which issued the command.

摘要翻译： 一种用于在CPU的POR或引导顺序期间防止对存储器的安全区域的不期望的访问的方法和装置。 通过CPU内的控制，在POR序列完成之前发送到CPU并由CPU接收的命令可以被拒绝I / O地址转换，从而在POR序列期间保护存储器。 此外，可以在CPU中产生错误响应并发送回发出命令的I / O设备。

公开(公告)号：US20070180158A1

公开(公告)日：2007-08-02

申请号：US11344910

申请日：2006-02-01

申请人： John Irish ,  Chad McBride ,  Ibrahim Ouda

发明人： John Irish ,  Chad McBride ,  Ibrahim Ouda

IPC分类号： G06F3/00

CPC分类号： G06F12/1027 ,  G06F12/1009 ,  G06F2212/684

摘要： Embodiments of the present invention provide methods and systems for maintaining command order while processing commands in a command queue while handling multiple translation cache misses. Commands may be queued in an input command queue at the CPU. During address translation for a command, subsequent commands may be processed to increase efficiency. Processed commands may be placed in an output queue and sent to the CPU in order. During address translation, if a translation cache miss occurs while an outstanding miss is being handled, the pipeline may be stalled and the command causing the second miss and all subsequent commands may be processed again after the first miss is handled.

摘要翻译： 本发明的实施例提供了在处理多个转换高速缓存未命中时在命令队列中处理命令时维持命令顺序的方法和系统。 命令可能在CPU的输入命令队列中排队。 在命令的地址转换期间，可以处理后续命令以提高效率。 处理的命令可以放置在输出队列中并按顺序发送到CPU。 在地址转换期间，如果正在处理未完成的未命中时翻译高速缓存未命中，则流水线可能被停止，并且在处理第一个未命中之后再次处理导致第二未命中的命令和所有后续命令。

公开(公告)号：US20070180157A1

公开(公告)日：2007-08-02

申请号：US11344909

申请日：2006-02-01

申请人： John Irish ,  Chad McBride ,  Ibrahim Ouda

发明人： John Irish ,  Chad McBride ,  Ibrahim Ouda

IPC分类号： G06F3/00

CPC分类号： G06F12/1027 ,  G06F12/0855 ,  G06F2212/684

摘要： Embodiments of the present invention provide methods and systems for maintaining command order while processing commands in a command queue. Commands may be queued in an input command queue at the CPU. During address translation for a command, subsequent commands may be processed to increase efficiency. Processed commands may be placed in an output queue and sent to the CPU in order. If address translation entries for a command are not found, the translation entries may be retrieved from memory. Address translations for subsequent commands depending from the command getting the miss may be preserved until the address translation entry is retrieved from memory. Therefore, retranslation of addresses for subsequent commands is avoided.

摘要翻译： 本发明的实施例提供了在处理命令队列中的命令时维持命令顺序的方法和系统。 命令可能在CPU的输入命令队列中排队。 在命令的地址转换期间，可以处理后续命令以提高效率。 处理的命令可以放置在输出队列中并按顺序发送到CPU。 如果没有找到命令的地址转换条目，则可以从存储器检索翻译条目。 从命令获取未命中取得的后续命令的地址转换可以被保留，直到从存储器检索到地址转换条目为止。 因此，避免了后续命令的地址重新转发。

公开(公告)号：US20070180156A1

公开(公告)日：2007-08-02

申请号：US11344908

申请日：2006-02-01

申请人： John Irish ,  Chad McBride ,  Ibrahim Ouda

发明人： John Irish ,  Chad McBride ,  Ibrahim Ouda

IPC分类号： G06F3/00

CPC分类号： G06F12/1027 ,  G06F12/1009 ,  G06F2212/684

摘要： Embodiments of the present invention provide methods and systems for maintaining command order while processing commands in a command queue while handling translation cache misses. Commands may be queued in an input command queue at the CPU. During address translation for a command, subsequent commands may be processed to increase efficiency. Processed commands may be placed in an output queue and sent to the CPU in order. During address translation, if a translation cache miss occurs the relevant translation cache entries may be retrieved from memory. After the relevant entries are retrieved a notification may be sent requesting reissue of the command getting the translation cache miss.

摘要翻译： 本发明的实施例提供了在处理转换高速缓存未命中时在命令队列中处理命令时维持命令顺序的方法和系统。 命令可能在CPU的输入命令队列中排队。 在命令的地址转换期间，可以处理后续命令以提高效率。 处理的命令可以放置在输出队列中并按顺序发送到CPU。 在地址转换期间，如果翻译高速缓存未命中，则可以从存储器检索相关的转换高速缓存条目。 在检索到相关条目之后，可以发送请求重新发出获得翻译高速缓存未命中的命令的通知。

公开(公告)号：US20070006009A1

公开(公告)日：2007-01-04

申请号：US11171782

申请日：2005-06-30

申请人： Scott Clark ,  Kerry Imming ,  Ibrahim Ouda

发明人： Scott Clark ,  Kerry Imming ,  Ibrahim Ouda

IPC分类号： G06F1/12

CPC分类号： G06F13/4027

摘要： In a first aspect, a first method is provided for aligning data. The first method includes the steps of (1) transmitting identical reference data from first logic to second logic on each of a plurality of busses coupling the first logic to the second logic; (2) determining values indicative of time skews among the busses; and (3) configuring alignment logic based on the values such that the alignment logic aligns the reference data received from each of the plurality of busses. Numerous other aspects are provided.

摘要翻译： 在第一方面，提供了用于对准数据的第一种方法。 第一种方法包括以下步骤：（1）在将第一逻辑耦合到第二逻辑的多个总线中的每一个上从第一逻辑到第二逻辑发送相同的参考数据; （2）确定指示公交车间时间偏差的值; 以及（3）基于所述值来配置对准逻辑，使得所述对准逻辑对准从所述多个总线中的每一个接收的参考数据。 提供了许多其他方面。