公开(公告)号：US07709340B2

公开(公告)日：2010-05-04

申请号：US11705164

申请日：2007-02-12

申请人： Jong-hyon Ahn ,  Jae-cheol Yoo ,  Ki-seog Youn ,  Kwan-jong Roh ,  Su-gon Bae ,  Ki-young Kim

发明人： Jong-hyon Ahn ,  Jae-cheol Yoo ,  Ki-seog Youn ,  Kwan-jong Roh ,  Su-gon Bae ,  Ki-young Kim

IPC分类号： H01L21/20

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L27/11 ,  H01L27/1104 ,  H01L29/7843

摘要： A semiconductor integrated circuit device may include a semiconductor substrate, a static memory cell on the semiconductor substrate, a tensile stress film on the pull-down transistors, and a compressive stress film on the pass transistors. The static memory cell may include multiple pull-up transistors and pull-down transistors, which form a latch, and multiple pass transistors may be used to access the latch.

摘要翻译： 半导体集成电路器件可以包括半导体衬底，半导体衬底上的静态存储单元，下拉晶体管上的拉伸应力膜以及通过晶体管上的压应力膜。 静态存储单元可以包括形成锁存器的多个上拉晶体管和下拉晶体管，并且多通道晶体管可用于访问锁存器。

公开(公告)号：US20070187770A1

公开(公告)日：2007-08-16

申请号：US11705164

申请日：2007-02-12

申请人： Jong-hyon Ahn ,  Jae-cheol Yoo ,  Ki-seog Youn ,  Kwan-jong Roh ,  Su-gon Bae ,  Ki-young Kim

发明人： Jong-hyon Ahn ,  Jae-cheol Yoo ,  Ki-seog Youn ,  Kwan-jong Roh ,  Su-gon Bae ,  Ki-young Kim

IPC分类号： H01L29/94 ,  H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L27/11 ,  H01L27/1104 ,  H01L29/7843

摘要： A semiconductor integrated circuit device may include a semiconductor substrate, a static memory cell on the semiconductor substrate, a tensile stress film on the pull-down transistors, and a compressive stress film on the pass transistors. The static memory cell may include multiple pull-up transistors and pull-down transistors, which form a latch, and multiple pass transistors may be used to access the latch.

摘要翻译： 半导体集成电路器件可以包括半导体衬底，半导体衬底上的静态存储单元，下拉晶体管上的拉伸应力膜以及通过晶体管上的压应力膜。 静态存储单元可以包括形成锁存器的多个上拉晶体管和下拉晶体管，并且多通道晶体管可用于访问锁存器。

公开(公告)号：US07557415B2

公开(公告)日：2009-07-07

申请号：US11650418

申请日：2007-01-08

申请人： Ki-seog Youn ,  Jong-hyon Ahn ,  Kwan-jong Roh ,  Hye-kyoung Lee

发明人： Ki-seog Youn ,  Jong-hyon Ahn ,  Kwan-jong Roh ,  Hye-kyoung Lee

IPC分类号： H01L29/94

CPC分类号： H01L21/76224

摘要： A semiconductor device and related method of manufacture are disclosed. The device comprises; a trench having a corner portion formed in the semiconductor substrate, a first oxide film formed on an inner wall of the trench and having an upper end portion exposing the corner portion of the semiconductor substrate, a nitride liner formed on the first oxide film, a second oxide film formed in contact with the upper end of the first oxide film and on the exposed corner portion and an upper surface of the semiconductor substrate, a field insulating film formed on the nitride liner to substantially fill the trench, and a field protecting film formed in contact with the second oxide film and filling a trench edge recess formed between the field insulating film and the second oxide film.

摘要翻译： 公开了一种半导体器件及其制造方法。 该装置包括： 具有形成在所述半导体衬底中的角部的沟槽，形成在所述沟槽的内壁上并具有暴露所述半导体衬底的角部的上端部的第一氧化膜，形成在所述第一氧化物膜上的氮化物衬垫， 与第一氧化物膜的上端接触形成的第二氧化物膜，暴露的角部和半导体衬底的上表面，形成在氮化物衬垫上以基本上填充沟槽的场绝缘膜，以及场保护膜 形成为与第二氧化物膜接触并填充形成在场绝缘膜和第二氧化物膜之间的沟槽边缘凹陷。

公开(公告)号：US08008177B2

公开(公告)日：2011-08-30

申请号：US10621292

申请日：2003-07-17

申请人： Min-chul San ,  Ja-hum Ku ,  Chul-sung Kim ,  Kwan-jong Roh ,  Min-joo Kim

发明人： Min-chul San ,  Ja-hum Ku ,  Chul-sung Kim ,  Kwan-jong Roh ,  Min-joo Kim

IPC分类号： H01L21/28

CPC分类号： H01L29/6653 ,  H01L21/28518 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/78

摘要： A method for fabricating a semiconductor device is provided using a nickel salicide process. The method includes forming a gate pattern and a source/drain region on a silicon substrate, forming a Ni-based metal layer for silicide on the silicon substrate where the gate pattern and the source/drain region are formed, and forming an N-rich titanium nitride layer on the Ni-based metal layer for silicide. Next, a thermal treatment is applied to the silicon substrate where the Ni-based metal layer for silicide and the N-rich titanium nitride layer are formed, thereby forming a nickel silicide on each of the gate pattern and the source/drain region. Then, the Ni-based metal layer for silicide and the N-rich titanium nitride layer are selectively removed to expose a top portion of a nickel silicide layer formed on the gate pattern and the source/drain region. Thus, as the N-rich titanium nitride layer is formed on the Ni-based metal layer for silicide, a silicide residue is prevented from forming a spacer and a field region formed of a field oxide layer.

摘要翻译： 使用镍硅化物工艺提供半导体器件的制造方法。 该方法包括在硅衬底上形成栅极图案和源极/漏极区域，在形成栅极图案和源极/漏极区域的硅衬底上形成用于硅化物的Ni基金属层，并形成富N 用于硅化物的Ni基金属层上的氮化钛层。 接下来，对形成硅化物的Ni基金属层和形成有N的氮化钛层的硅基板进行热处理，从而在栅极图案和源极/漏极区域的每一个上形成硅化镍。 然后，选择性地除去用于硅化物的Ni基金属层和富N极氮化钛层，以暴露形成在栅极图案和源极/漏极区上的硅化镍层的顶部。 因此，由于在用于硅化物的Ni基金属层上形成富N的氮化钛层，因此防止了硅化物残留物形成间隔物和由场氧化物层形成的场区。