公开(公告)号：US20130328196A1

公开(公告)日：2013-12-12

申请号：US13607293

申请日：2012-09-07

申请人： Jun-Hyeub Sun ,  Sang-Oh Lee ,  Su-Young Kim

发明人： Jun-Hyeub Sun ,  Sang-Oh Lee ,  Su-Young Kim

IPC分类号： H01L21/768 ,  H01L23/48

CPC分类号： H01L27/10894 ,  H01L27/10852 ,  H01L28/92

摘要： A method for fabricating a semiconductor device includes forming a first dielectric structure over a second region of a substrate to expose a first region of the substrate, forming a barrier layer over an entire surface including the first dielectric structure, forming a second dielectric structure over the barrier layer in the first region, forming first open parts and second open parts in the first region and the second region, respectively, by etching the second dielectric structure, the barrier layer and the first dielectric structure, forming first conductive patterns filled in the first open parts and second conductive patterns filled in the second open parts, forming a protective layer to cover the second region, and removing the second dielectric structure.

摘要翻译： 一种用于制造半导体器件的方法包括在衬底的第二区域上形成第一电介质结构以暴露衬底的第一区域，在包括第一电介质结构的整个表面上形成阻挡层，在第 通过蚀刻第二介电结构，阻挡层和第一介电结构，分别在第一区域和第二区域中形成第一开口部分和第二开口部分，形成填充在第一区域中的第一导电图案 开放部分和第二导电图案填充在第二开口部分中，形成保护层以覆盖第二区域，以及去除第二介电结构。

公开(公告)号：US08841195B2

公开(公告)日：2014-09-23

申请号：US13607293

申请日：2012-09-07

申请人： Jun-Hyeub Sun ,  Sang-Oh Lee ,  Su-Young Kim

发明人： Jun-Hyeub Sun ,  Sang-Oh Lee ,  Su-Young Kim

IPC分类号： H01L21/20 ,  H01L21/02 ,  H01L21/768 ,  H01L27/108

CPC分类号： H01L27/10894 ,  H01L27/10852 ,  H01L28/92

摘要： A method for fabricating a semiconductor device includes forming a first dielectric structure over a second region of a substrate to expose a first region of the substrate, forming a barrier layer over an entire surface including the first dielectric structure, forming a second dielectric structure over the barrier layer in the first region, forming first open parts and second open parts in the first region and the second region, respectively, by etching the second dielectric structure, the barrier layer and the first dielectric structure, forming first conductive patterns filled in the first open parts and second conductive patterns filled in the second open parts, forming a protective layer to cover the second region, and removing the second dielectric structure.

摘要翻译： 一种用于制造半导体器件的方法包括在衬底的第二区域上形成第一电介质结构以暴露衬底的第一区域，在包括第一电介质结构的整个表面上形成阻挡层，在第 通过蚀刻第二介电结构，阻挡层和第一介电结构，分别在第一区域和第二区域中形成第一开口部分和第二开口部分，形成填充在第一区域中的第一导电图案 开放部分和第二导电图案填充在第二开口部分中，形成保护层以覆盖第二区域，以及去除第二介电结构。

公开(公告)号：US20100055922A1

公开(公告)日：2010-03-04

申请号：US12491494

申请日：2009-06-25

申请人： Tae-Hyoung Kim ,  Jun-Hyeub Sun ,  Sang-Oh Lee

发明人： Tae-Hyoung Kim ,  Jun-Hyeub Sun ,  Sang-Oh Lee

IPC分类号： H01L21/306

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method for fabricating a semiconductor device improves the variation in critical dimensions of neighboring patterns when employing a negative SPT process. The method includes forming an etch stop layer on an etch target layer, forming a first hard mask pattern on the etch stop layer, forming a spacer pattern on a sidewall of the first hard mask pattern, forming a second hard mask layer on an entire surface of a resultant structure including the spacer pattern, forming a second hard mask pattern by etching the second hard mask layer up to a height of the first hard mask pattern, removing the spacer pattern, and forming a pattern by etching the etch stop layer and the etch target layer using the first and the second hard mask patterns as an etch barrier.

摘要翻译： 制造半导体器件的方法改善了采用负SPT工艺时相邻图案的临界尺寸的变化。 该方法包括在蚀刻目标层上形成蚀刻停止层，在蚀刻停止层上形成第一硬掩模图案，在第一硬掩模图案的侧壁上形成间隔图案，在整个表面上形成第二硬掩模层 包括间隔图案的合成结构，通过蚀刻第二硬掩模层直到第一硬掩模图案的高度形成第二硬掩模图案，去除间隔图案，以及通过蚀刻蚀刻停止层和形成图案来形成图案 使用第一和第二硬掩模图案作为蚀刻屏障的蚀刻目标层。

公开(公告)号：US08785328B2

公开(公告)日：2014-07-22

申请号：US13607898

申请日：2012-09-10

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sang-Oh Lee

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sang-Oh Lee

IPC分类号： H01L21/311

CPC分类号： H01L21/67063 ,  G03F1/00 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes forming an etching target layer over a substrate including a first region and a second region; forming a hard mask layer over the etching target layer; forming a first etch mask over the hard mask layer, wherein the first etch mask includes a plurality of line patterns and a sacrificial spacer layer formed over the line patterns; forming a second etch mask over the first etch mask, wherein the second etch mask includes a mesh type pattern and a blocking pattern covering the second region; removing the sacrificial spacer layer; forming hard mask layer patterns having a plurality of holes by etching the hard mask layer using the second etch mask and the first etch mask; and forming a plurality of hole patterns in the first region by etching the etching target layer using the hard mask layer patterns.

摘要翻译： 一种制造半导体器件的方法包括在包括第一区域和第二区域的衬底上形成蚀刻目标层; 在蚀刻目标层上形成硬掩模层; 在所述硬掩模层上形成第一蚀刻掩模，其中所述第一蚀刻掩模包括多个线图案和形成在所述线图案上的牺牲间隔层; 在所述第一蚀刻掩模上形成第二蚀刻掩模，其中所述第二蚀刻掩模包括网状图案和覆盖所述第二区域的阻挡图案; 去除牺牲间隔层; 通过使用第二蚀刻掩模和第一蚀刻掩模蚀刻硬掩模层来形成具有多个孔的硬掩模层图案; 以及通过使用所述硬掩模层图案蚀刻所述蚀刻目标层，在所述第一区域中形成多个孔图案。

公开(公告)号：US08012881B1

公开(公告)日：2011-09-06

申请号：US12854381

申请日：2010-08-11

申请人： Sang-Oh Lee ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Jong-Sik Bang

发明人： Sang-Oh Lee ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Jong-Sik Bang

IPC分类号： H01L21/302

CPC分类号： H01L21/3086 ,  H01L21/32139

摘要： A method for forming contact holes in a semiconductor device includes forming a hard mask layer over an etch target layer, forming a first line pattern in the hard mask layer by etching a portion of the hard mask layer through a primary etch process, forming a second line pattern crossing the first line pattern by etching the hard mask layer including the first line pattern through a secondary etch process, and etching the etch target layer by using the hard mask layer including the first line pattern and the second line pattern as an etch barrier.

摘要翻译： 一种用于在半导体器件中形成接触孔的方法包括在蚀刻目标层上形成硬掩模层，通过初步蚀刻工艺蚀刻硬掩模层的一部分，在硬掩模层中形成第一线图案，形成第二线 通过二次蚀刻工艺蚀刻包括第一线图案的硬掩模层，并且通过使用包括第一线图案和第二线图案的硬掩模层作为蚀刻阻挡层蚀刻蚀刻目标层，从而跨越第一线图案的线图案 。

公开(公告)号：US07563688B2

公开(公告)日：2009-07-21

申请号：US11617675

申请日：2006-12-28

申请人： Jun-Hyeub Sun ,  Sang-Oh Lee

发明人： Jun-Hyeub Sun ,  Sang-Oh Lee

IPC分类号： H01L21/00

CPC分类号： H01L28/91

摘要： A method for fabricating a capacitor in a semiconductor device includes forming a stack structure providing a plurality of open regions, the stack structure including an insulation layer and a hard mask pattern, forming a conductive layer over the stack structure and in the open regions, etching a portion of the conductive layer formed outside the open regions to form bottom electrodes in the open regions, removing the hard mask pattern, and etching upper portions of the bottom electrodes that are exposed after the hard mask pattern is removed.

摘要翻译： 一种在半导体器件中制造电容器的方法包括形成提供多个开放区域的堆叠结构，所述堆叠结构包括绝缘层和硬掩模图案，在堆叠结构之上和在开放区域中形成导电层，蚀刻 所述导电层的一部分形成在所述开放区域外部，以在所述开放区域中形成底部电极，去除所述硬掩模图案，以及蚀刻在所述硬掩模图案被去除之后露出的所述底部电极的上部。

公开(公告)号：US20070202657A1

公开(公告)日：2007-08-30

申请号：US11617675

申请日：2006-12-28

申请人： Jun-Hyeub Sun ,  Sang-Oh Lee

发明人： Jun-Hyeub Sun ,  Sang-Oh Lee

IPC分类号： H01L21/44

CPC分类号： H01L28/91

摘要： A method for fabricating a capacitor in a semiconductor device includes forming a stack structure providing a plurality of open regions, the stack structure including an insulation layer and a hard mask pattern, forming a conductive layer over the stack structure and in the open regions, etching a portion of the conductive layer formed outside the open regions to form bottom electrodes in the open regions, removing the hard mask pattern, and etching upper portions of the bottom electrodes that are exposed after the hard mask pattern is removed.

摘要翻译： 一种在半导体器件中制造电容器的方法包括形成提供多个开放区域的堆叠结构，所述堆叠结构包括绝缘层和硬掩模图案，在堆叠结构之上和在开放区域中形成导电层，蚀刻 所述导电层的一部分形成在所述开放区域外部，以在所述开放区域中形成底部电极，去除所述硬掩模图案，以及蚀刻在所述硬掩模图案被去除之后露出的所述底部电极的上部。

公开(公告)号：US20090004862A1

公开(公告)日：2009-01-01

申请号：US12005546

申请日：2007-12-26

申请人： Won-Kyu Kim ,  Jun-Hyeub Sun

发明人： Won-Kyu Kim ,  Jun-Hyeub Sun

IPC分类号： H01L21/302

CPC分类号： H01L21/0337

摘要： A method for forming fine patterns in a semiconductor device includes forming an etch stop layer and a sacrificial layer over an etch target layer, forming photoresist patterns over the sacrificial layer, etching the sacrificial layer by using the photoresist patterns as an etch barrier to form sacrificial patterns, forming spacers on both sidewalls of the sacrificial patterns, removing the sacrificial patterns, and etching the etch stop layer and the etch target layer by using the spacer as an etch barrier.

摘要翻译： 在半导体器件中形成精细图案的方法包括在蚀刻目标层上形成蚀刻停止层和牺牲层，在牺牲层上形成光致抗蚀剂图案，通过使用光致抗蚀剂图案作为蚀刻阻挡层来蚀刻牺牲层以形成牺牲层 图案，在牺牲图案的两个侧壁上形成间隔物，去除牺牲图案，以及通过使用间隔物作为蚀刻屏障蚀刻蚀刻停止层和蚀刻目标层。

公开(公告)号：US20120009523A1

公开(公告)日：2012-01-12

申请号：US12896238

申请日：2010-10-01

申请人： Sung-Kwon LEE ,  Cheol-Kyu Bok ,  Jun-Hyeub Sun ,  Shi-Young Lee ,  Jong-Sik Bang

发明人： Sung-Kwon LEE ,  Cheol-Kyu Bok ,  Jun-Hyeub Sun ,  Shi-Young Lee ,  Jong-Sik Bang

IPC分类号： G03F7/20

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method for forming a contact hole of a semiconductor device, includes forming a hard mask over an etch target layer, forming a first line pattern over the hard mask, forming a second line pattern over the hard mask and the first line pattern in a direction crossing the first line pattern, forming a mesh-type hard mask pattern by etching the hard mask using the first and second line patterns as etch barriers, and forming a contact hole by etching the etch target layer using the mesh-type hard mask pattern as an etch barrier.

摘要翻译： 一种用于形成半导体器件的接触孔的方法，包括在蚀刻目标层上形成硬掩模，在硬掩模上形成第一线图案，在硬掩模上形成第二线图案，并且在方向上形成第一线图案 穿过第一线图案，通过使用第一和第二线图案作为蚀刻阻挡层蚀刻硬掩模来形成网状硬掩模图案，并且通过使用网格型硬掩模图案蚀刻蚀刻目标层来形成接触孔，作为 蚀刻屏障。

公开(公告)号：US20080293212A1

公开(公告)日：2008-11-27

申请号：US12168823

申请日：2008-07-07

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sung-Yoon Cho

IPC分类号： H01L21/02

CPC分类号： H01L21/76897 ,  H01L27/10855 ,  H01L28/90

摘要： A method for forming a capacitor in a semiconductor device comprises forming an inter-layer layer on a semi-finished substrate; etching the inter-layer insulation layer to form a plurality of first contact holes; forming a first insulation layer on sidewalls of the first contact holes; forming a plurality of storage-node contact plugs filled into the first contact holes; forming a second insulation layer with a different etch rate from the first insulation layer over the storage-node contact plugs; forming a third insulation layer on the second insulation layer; sequentially etching the third insulation layer and the second insulation layer to form a plurality of second contact holes exposing the storage-node contact plugs; and forming the storage node on each of the second contact holes.

摘要翻译： 一种在半导体器件中形成电容器的方法包括在半成品衬底上形成层间层; 蚀刻层间绝缘层以形成多个第一接触孔; 在所述第一接触孔的侧壁上形成第一绝缘层; 形成填充到所述第一接触孔中的多个存储节点接触插塞; 在所述存储节点接触插塞上形成具有与所述第一绝缘层不同的蚀刻速率的第二绝缘层; 在所述第二绝缘层上形成第三绝缘层; 依次蚀刻第三绝缘层和第二绝缘层，以形成暴露存储节点接触插塞的多个第二接触孔; 以及在所述第二接触孔中的每一个上形成所述存储节点。