公开(公告)号：US20130328196A1

公开(公告)日：2013-12-12

申请号：US13607293

申请日：2012-09-07

申请人： Jun-Hyeub Sun ,  Sang-Oh Lee ,  Su-Young Kim

发明人： Jun-Hyeub Sun ,  Sang-Oh Lee ,  Su-Young Kim

IPC分类号： H01L21/768 ,  H01L23/48

CPC分类号： H01L27/10894 ,  H01L27/10852 ,  H01L28/92

摘要： A method for fabricating a semiconductor device includes forming a first dielectric structure over a second region of a substrate to expose a first region of the substrate, forming a barrier layer over an entire surface including the first dielectric structure, forming a second dielectric structure over the barrier layer in the first region, forming first open parts and second open parts in the first region and the second region, respectively, by etching the second dielectric structure, the barrier layer and the first dielectric structure, forming first conductive patterns filled in the first open parts and second conductive patterns filled in the second open parts, forming a protective layer to cover the second region, and removing the second dielectric structure.

摘要翻译： 一种用于制造半导体器件的方法包括在衬底的第二区域上形成第一电介质结构以暴露衬底的第一区域，在包括第一电介质结构的整个表面上形成阻挡层，在第 通过蚀刻第二介电结构，阻挡层和第一介电结构，分别在第一区域和第二区域中形成第一开口部分和第二开口部分，形成填充在第一区域中的第一导电图案 开放部分和第二导电图案填充在第二开口部分中，形成保护层以覆盖第二区域，以及去除第二介电结构。

公开(公告)号：US08841195B2

公开(公告)日：2014-09-23

申请号：US13607293

申请日：2012-09-07

申请人： Jun-Hyeub Sun ,  Sang-Oh Lee ,  Su-Young Kim

发明人： Jun-Hyeub Sun ,  Sang-Oh Lee ,  Su-Young Kim

IPC分类号： H01L21/20 ,  H01L21/02 ,  H01L21/768 ,  H01L27/108

CPC分类号： H01L27/10894 ,  H01L27/10852 ,  H01L28/92

摘要： A method for fabricating a semiconductor device includes forming a first dielectric structure over a second region of a substrate to expose a first region of the substrate, forming a barrier layer over an entire surface including the first dielectric structure, forming a second dielectric structure over the barrier layer in the first region, forming first open parts and second open parts in the first region and the second region, respectively, by etching the second dielectric structure, the barrier layer and the first dielectric structure, forming first conductive patterns filled in the first open parts and second conductive patterns filled in the second open parts, forming a protective layer to cover the second region, and removing the second dielectric structure.

摘要翻译： 一种用于制造半导体器件的方法包括在衬底的第二区域上形成第一电介质结构以暴露衬底的第一区域，在包括第一电介质结构的整个表面上形成阻挡层，在第 通过蚀刻第二介电结构，阻挡层和第一介电结构，分别在第一区域和第二区域中形成第一开口部分和第二开口部分，形成填充在第一区域中的第一导电图案 开放部分和第二导电图案填充在第二开口部分中，形成保护层以覆盖第二区域，以及去除第二介电结构。

公开(公告)号：US20100055922A1

公开(公告)日：2010-03-04

申请号：US12491494

申请日：2009-06-25

申请人： Tae-Hyoung Kim ,  Jun-Hyeub Sun ,  Sang-Oh Lee

发明人： Tae-Hyoung Kim ,  Jun-Hyeub Sun ,  Sang-Oh Lee

IPC分类号： H01L21/306

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method for fabricating a semiconductor device improves the variation in critical dimensions of neighboring patterns when employing a negative SPT process. The method includes forming an etch stop layer on an etch target layer, forming a first hard mask pattern on the etch stop layer, forming a spacer pattern on a sidewall of the first hard mask pattern, forming a second hard mask layer on an entire surface of a resultant structure including the spacer pattern, forming a second hard mask pattern by etching the second hard mask layer up to a height of the first hard mask pattern, removing the spacer pattern, and forming a pattern by etching the etch stop layer and the etch target layer using the first and the second hard mask patterns as an etch barrier.

摘要翻译： 制造半导体器件的方法改善了采用负SPT工艺时相邻图案的临界尺寸的变化。 该方法包括在蚀刻目标层上形成蚀刻停止层，在蚀刻停止层上形成第一硬掩模图案，在第一硬掩模图案的侧壁上形成间隔图案，在整个表面上形成第二硬掩模层 包括间隔图案的合成结构，通过蚀刻第二硬掩模层直到第一硬掩模图案的高度形成第二硬掩模图案，去除间隔图案，以及通过蚀刻蚀刻停止层和形成图案来形成图案 使用第一和第二硬掩模图案作为蚀刻屏障的蚀刻目标层。

公开(公告)号：US08785328B2

公开(公告)日：2014-07-22

申请号：US13607898

申请日：2012-09-10

申请人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sang-Oh Lee

发明人： Jun-Hyeub Sun ,  Sung-Kwon Lee ,  Sang-Oh Lee

IPC分类号： H01L21/311

CPC分类号： H01L21/67063 ,  G03F1/00 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes forming an etching target layer over a substrate including a first region and a second region; forming a hard mask layer over the etching target layer; forming a first etch mask over the hard mask layer, wherein the first etch mask includes a plurality of line patterns and a sacrificial spacer layer formed over the line patterns; forming a second etch mask over the first etch mask, wherein the second etch mask includes a mesh type pattern and a blocking pattern covering the second region; removing the sacrificial spacer layer; forming hard mask layer patterns having a plurality of holes by etching the hard mask layer using the second etch mask and the first etch mask; and forming a plurality of hole patterns in the first region by etching the etching target layer using the hard mask layer patterns.

摘要翻译： 一种制造半导体器件的方法包括在包括第一区域和第二区域的衬底上形成蚀刻目标层; 在蚀刻目标层上形成硬掩模层; 在所述硬掩模层上形成第一蚀刻掩模，其中所述第一蚀刻掩模包括多个线图案和形成在所述线图案上的牺牲间隔层; 在所述第一蚀刻掩模上形成第二蚀刻掩模，其中所述第二蚀刻掩模包括网状图案和覆盖所述第二区域的阻挡图案; 去除牺牲间隔层; 通过使用第二蚀刻掩模和第一蚀刻掩模蚀刻硬掩模层来形成具有多个孔的硬掩模层图案; 以及通过使用所述硬掩模层图案蚀刻所述蚀刻目标层，在所述第一区域中形成多个孔图案。

公开(公告)号：US08012881B1

公开(公告)日：2011-09-06

申请号：US12854381

申请日：2010-08-11

申请人： Sang-Oh Lee ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Jong-Sik Bang

发明人： Sang-Oh Lee ,  Sung-Kwon Lee ,  Jun-Hyeub Sun ,  Jong-Sik Bang

IPC分类号： H01L21/302

CPC分类号： H01L21/3086 ,  H01L21/32139

摘要： A method for forming contact holes in a semiconductor device includes forming a hard mask layer over an etch target layer, forming a first line pattern in the hard mask layer by etching a portion of the hard mask layer through a primary etch process, forming a second line pattern crossing the first line pattern by etching the hard mask layer including the first line pattern through a secondary etch process, and etching the etch target layer by using the hard mask layer including the first line pattern and the second line pattern as an etch barrier.

摘要翻译： 一种用于在半导体器件中形成接触孔的方法包括在蚀刻目标层上形成硬掩模层，通过初步蚀刻工艺蚀刻硬掩模层的一部分，在硬掩模层中形成第一线图案，形成第二线 通过二次蚀刻工艺蚀刻包括第一线图案的硬掩模层，并且通过使用包括第一线图案和第二线图案的硬掩模层作为蚀刻阻挡层蚀刻蚀刻目标层，从而跨越第一线图案的线图案 。

公开(公告)号：US07563688B2

公开(公告)日：2009-07-21

申请号：US11617675

申请日：2006-12-28

申请人： Jun-Hyeub Sun ,  Sang-Oh Lee

发明人： Jun-Hyeub Sun ,  Sang-Oh Lee

IPC分类号： H01L21/00

CPC分类号： H01L28/91

摘要： A method for fabricating a capacitor in a semiconductor device includes forming a stack structure providing a plurality of open regions, the stack structure including an insulation layer and a hard mask pattern, forming a conductive layer over the stack structure and in the open regions, etching a portion of the conductive layer formed outside the open regions to form bottom electrodes in the open regions, removing the hard mask pattern, and etching upper portions of the bottom electrodes that are exposed after the hard mask pattern is removed.

摘要翻译： 一种在半导体器件中制造电容器的方法包括形成提供多个开放区域的堆叠结构，所述堆叠结构包括绝缘层和硬掩模图案，在堆叠结构之上和在开放区域中形成导电层，蚀刻 所述导电层的一部分形成在所述开放区域外部，以在所述开放区域中形成底部电极，去除所述硬掩模图案，以及蚀刻在所述硬掩模图案被去除之后露出的所述底部电极的上部。

公开(公告)号：US20070202657A1

公开(公告)日：2007-08-30

申请号：US11617675

申请日：2006-12-28

申请人： Jun-Hyeub Sun ,  Sang-Oh Lee

发明人： Jun-Hyeub Sun ,  Sang-Oh Lee

IPC分类号： H01L21/44

CPC分类号： H01L28/91

摘要： A method for fabricating a capacitor in a semiconductor device includes forming a stack structure providing a plurality of open regions, the stack structure including an insulation layer and a hard mask pattern, forming a conductive layer over the stack structure and in the open regions, etching a portion of the conductive layer formed outside the open regions to form bottom electrodes in the open regions, removing the hard mask pattern, and etching upper portions of the bottom electrodes that are exposed after the hard mask pattern is removed.

摘要翻译： 一种在半导体器件中制造电容器的方法包括形成提供多个开放区域的堆叠结构，所述堆叠结构包括绝缘层和硬掩模图案，在堆叠结构之上和在开放区域中形成导电层，蚀刻 所述导电层的一部分形成在所述开放区域外部，以在所述开放区域中形成底部电极，去除所述硬掩模图案，以及蚀刻在所述硬掩模图案被去除之后露出的所述底部电极的上部。

公开(公告)号：US20130337652A1

公开(公告)日：2013-12-19

申请号：US13607898

申请日：2012-09-10

申请人： Jun-Hyeub SUN ,  Sung-Kwon Lee ,  Sang-Oh Lee

发明人： Jun-Hyeub SUN ,  Sung-Kwon Lee ,  Sang-Oh Lee

IPC分类号： H01L21/311

CPC分类号： H01L21/67063 ,  G03F1/00 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10894

摘要： A method for fabricating a semiconductor device includes forming an etching target layer over a substrate including a first region and a second region; forming a hard mask layer over the etching target layer; forming a first etch mask over the hard mask layer, wherein the first etch mask includes a plurality of line patterns and a sacrificial spacer layer formed over the line patterns; forming a second etch mask over the first etch mask, wherein the second etch mask includes a mesh type pattern and a blocking pattern covering the second region; removing the sacrificial spacer layer; forming hard mask layer patterns having a plurality of holes by etching the hard mask layer using the second etch mask and the first etch mask; and forming a plurality of hole patterns in the first region by etching the etching target layer using the hard mask layer patterns.

摘要翻译： 一种制造半导体器件的方法包括在包括第一区域和第二区域的衬底上形成蚀刻目标层; 在蚀刻目标层上形成硬掩模层; 在所述硬掩模层上形成第一蚀刻掩模，其中所述第一蚀刻掩模包括多个线图案和形成在所述线图案上的牺牲间隔层; 在所述第一蚀刻掩模上形成第二蚀刻掩模，其中所述第二蚀刻掩模包括网状图案和覆盖所述第二区域的阻挡图案; 去除牺牲间隔层; 通过使用第二蚀刻掩模和第一蚀刻掩模蚀刻硬掩模层来形成具有多个孔的硬掩模层图案; 以及通过使用所述硬掩模层图案蚀刻所述蚀刻目标层，在所述第一区域中形成多个孔图案。

公开(公告)号：US08552774B2

公开(公告)日：2013-10-08

申请号：US13208456

申请日：2011-08-12

申请人： Shen Wang ,  Sang-Oh Lee ,  Jeongsik Yang

发明人： Shen Wang ,  Sang-Oh Lee ,  Jeongsik Yang

IPC分类号： H03L7/06

CPC分类号： H03L7/0896 ,  H03L7/18

摘要： In one embodiment of the invention, a method for a charge pump is disclosed. The method includes biasing a plurality of transistors; switching a pair of main transistor switches to apply or remove a net charge on an output terminal though the biased transistors; and turning on auxiliary transistor switches when the main transistor switches are turned off. The auxiliary transistor switches when turned on provide an auxiliary equalizing path to nodes between the main transistor switches and the biased transistors. The auxiliary equalizing path equalizes voltages between the intermediate nodes to rapidly turn off the biased transistors and reduce noise on the output terminal of the charge pump.

摘要翻译： 在本发明的一个实施例中，公开了一种用于电荷泵的方法。 该方法包括偏置多个晶体管; 切换一对主晶体管开关以通过偏置晶体管施加或去除输出端子上的净电荷; 并且当主晶体管开关断开时，接通辅助晶体管开关。 辅助晶体管开关导通时，为主晶体管开关和偏置晶体管之间的节点提供辅助均衡通路。 辅助均衡路径均衡中间节点之间的电压，以快速关闭偏置晶体管，并降低电荷泵输出端子上的噪声。

公开(公告)号：US08187952B2

公开(公告)日：2012-05-29

申请号：US12647016

申请日：2009-12-24

申请人： Uk Kim ,  Sang-Oh Lee

发明人： Uk Kim ,  Sang-Oh Lee

IPC分类号： H01L21/76

CPC分类号： H01L29/66666 ,  H01L21/26586 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10888 ,  H01L29/41741 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for fabricating a semiconductor device includes etching a semiconductor substrate using a hard mask layer as a barrier to form a trench defining a plurality of active regions, forming a gap-fill layer to gap-fill a portion of the inside of the trench so that the hard mask layer becomes a protrusion, forming spacers covering both sides of the protrusion, removing one of the spacers using a doped etch barrier as an etch barrier, and etching the gap-fill layer using a remaining spacer as an etch barrier to form a side trench exposing one side of the active region.

摘要翻译： 一种用于制造半导体器件的方法包括使用硬掩模层作为屏障蚀刻半导体衬底以形成限定多个有源区的沟槽，形成间隙填充层以间隙填充沟槽内部的一部分，从而 硬掩模层变成突起，形成覆盖突起的两侧的间隔物，使用掺杂的蚀刻阻挡层去除一个间隔物作为蚀刻阻挡层，并且使用剩余的间隔物作为蚀刻阻挡层来蚀刻间隙填充层以形成 侧面沟槽暴露有源区域的一侧。