利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

8 条记录 (耗时 0.047 秒)

    Apparatus for Controlling Slew Rate
    1.
    发明申请
    Apparatus for Controlling Slew Rate 有权
    用于控制压摆率的装置

    公开(公告)号：US20120146716A1

    公开(公告)日：2012-06-14

    申请号：US12964412

    申请日：2010-12-09

    申请人： Justin Shi ,  Alan Roth ,  Ying-Chih Hsu ,  Justin Gaither ,  Eric Soenen

    发明人： Justin Shi ,  Alan Roth ,  Ying-Chih Hsu ,  Justin Gaither ,  Eric Soenen

    IPC分类号： G05F1/10

    CPC分类号： H03K17/163 ,  H02M2001/0029 ,  H03K2217/0081

    摘要： An apparatus for controlling slew rate is coupled to two adjustable voltage rails. The output of the apparatus is coupled to the gate of a switching element. By employing two adjustable voltage rails, the slew rate of the switching element is proportional to the voltage difference between the first adjustable rail and the second adjustable rail. The slew rate control apparatus can be applied to a variety of switching elements including N channel Field Effect Transistors (NFETs), P channel Field Effect Transistors (PFETs), current mode logic circuits and level shifter circuits.

    摘要翻译： 用于控制转换速率的装置耦合到两个可调电压轨。 该装置的输出耦合到开关元件的栅极。 通过采用两个可调电压轨道，开关元件的转换速率与第一可调节轨道和第二可调节轨道之间的电压差成比例。 压摆率控制装置可以应用于包括N沟道场效应晶体管（NFET），P沟道场效应晶体管（PFET），电流模式逻辑电路和电平移位器电路的各种开关元件。

    Apparatus for controlling slew rate
    2.
    发明授权
    Apparatus for controlling slew rate 有权
    用于控制转换速率的设备

    公开(公告)号：US09236856B2

    公开(公告)日：2016-01-12

    申请号：US12964412

    申请日：2010-12-09

    申请人： Justin Shi ,  Alan Roth ,  Ying-Chih Hsu ,  Justin Gaither ,  Eric Soenen

    发明人： Justin Shi ,  Alan Roth ,  Ying-Chih Hsu ,  Justin Gaither ,  Eric Soenen

    IPC分类号： H03K5/12 ,  H03K5/01 ,  H03K17/16 ,  H02M1/00

    CPC分类号： H03K17/163 ,  H02M2001/0029 ,  H03K2217/0081

    摘要： An apparatus for controlling slew rate is coupled to two adjustable voltage rails. The output of the apparatus is coupled to the gate of a switching element. By employing two adjustable voltage rails, the slew rate of the switching element is proportional to the voltage difference between the first adjustable rail and the second adjustable rail. The slew rate control apparatus can be applied to a variety of switching elements including N channel Field Effect Transistors (NFETs), P channel Field Effect Transistors (PFETs), current mode logic circuits and level shifter circuits.

    摘要翻译： 用于控制转换速率的装置耦合到两个可调电压轨。 该装置的输出耦合到开关元件的栅极。 通过采用两个可调电压轨道，开关元件的转换速率与第一可调节轨道和第二可调节轨道之间的电压差成比例。 压摆率控制装置可以应用于包括N沟道场效应晶体管（NFET），P沟道场效应晶体管（PFET），电流模式逻辑电路和电平移位器电路的各种开关元件。

    LDO REGULATORS FOR INTEGRATED APPLICATIONS
    3.
    发明申请
    LDO REGULATORS FOR INTEGRATED APPLICATIONS 有权
    集成应用的LDO调节器

    公开(公告)号：US20110089916A1

    公开(公告)日：2011-04-21

    申请号：US12857092

    申请日：2010-08-16

    申请人： Eric Soenen ,  Alan Roth ,  Justin Shi ,  Ying-Chih Hsu ,  Guang-Cheng Wang ,  Wen-Shen Chou

    发明人： Eric Soenen ,  Alan Roth ,  Justin Shi ,  Ying-Chih Hsu ,  Guang-Cheng Wang ,  Wen-Shen Chou

    IPC分类号： G05F1/10

    CPC分类号： G05F1/575 ,  H02M3/07 ,  H02M2001/0045

    摘要： Embodiments of the invention are related to LDO regulators. In an embodiment, an amplifier drives the gate of a master source follower and of at least one slave source follower to form an LDO regulator. In an alternative embodiment, a charge pump drives the master source follower to form the regulator. Additional slave source followers may be used in conjunction with the charge pump and the master source follower to improve the regulator performance. Other embodiments are also disclosed.

    摘要翻译： 本发明的实施例涉及LDO调节器。 在一个实施例中，放大器驱动主源跟随器的栅极和至少一个从源极跟随器的栅极以形成LDO调节器。 在替代实施例中，电荷泵驱动主源极跟随器以形成调节器。 附加的从源跟随器可以与电荷泵和主源极跟随器一起使用，以改善调节器的性能。 还公开了其他实施例。

    Level shifter design
    4.
    发明授权
    Level shifter design 有权
    电平移位器设计

    公开(公告)号：US08324955B2

    公开(公告)日：2012-12-04

    申请号：US13051343

    申请日：2011-03-18

    申请人： Alan Roth ,  Ying-Chih Hsu ,  Justin Shi ,  Eric Soenen

    发明人： Alan Roth ,  Ying-Chih Hsu ,  Justin Shi ,  Eric Soenen

    IPC分类号： H03L5/00

    CPC分类号： H03K19/018507 ,  H03K3/037

    摘要： A level shifter receives an input voltage signal and produces an output voltage signal. The level shifter includes a first inverter, configured to operate at a potential difference between a first voltage V1 and a second voltage V2. The output from the invert is capacitively coupled to an input of a latch circuit via a capacitor. The capacitor has a first terminal connected to the output terminal of the first inverter, and further has a second terminal. The level shifter has a resistor connected to a third voltage V3 and to the capacitor for tying the input to the latch circuit to a desired voltage. The latch circuit is configured to operate at a potential difference between a fourth voltage V4 and a fifth voltage V5. The latch has an input node connected to the resistor and the capacitor, and further has an output node connected to an output node of the level shifter.

    摘要翻译： 电平移位器接收输入电压信号并产生输出电压信号。 电平移位器包括第一反相器，其被配置为在第一电压V1和第二电压V2之间的电位差下工作。 反相器的输出通过电容电容耦合到锁存电路的输入端。 电容器具有连接到第一反相器的输出端子的第一端子，并且还具有第二端子。 电平移位器具有连接到第三电压V3的电阻器和用于将输入端连接到锁存电路的电容器以达到期望的电压。 闩锁电路被配置为在第四电压V4和第五电压V5之间的电位差下工作。 锁存器具有连接到电阻器和电容器的输入节点，并且还具有连接到电平移位器的输出节点的输出节点。

    Level Shifter Design
    6.
    发明申请
    Level Shifter Design 有权
    水平移位器设计

    公开(公告)号：US20120235728A1

    公开(公告)日：2012-09-20

    申请号：US13051343

    申请日：2011-03-18

    申请人： Alan Roth ,  Ying-Chih Hsu ,  Justin Shi ,  Eric Soenen

    发明人： Alan Roth ,  Ying-Chih Hsu ,  Justin Shi ,  Eric Soenen

    IPC分类号： H03L5/00

    CPC分类号： H03K19/018507 ,  H03K3/037

    摘要： A level shifter receives an input voltage signal and produces an output voltage signal. The level shifter includes a first inverter, configured to operate at a potential difference between a first voltage V1 and a second voltage V2. The output from the invert is capacitively coupled to an input of a latch circuit via a capacitor. The capacitor has a first terminal connected to the output terminal of the first inverter, and further has a second terminal. The level shifter has a resistor connected to a third voltage V3 and to the capacitor for tying the input to the latch circuit to a desired voltage. The latch circuit is configured to operate at a potential difference between a fourth voltage V4 and a fifth voltage V5. The latch has an input node connected to the resistor and the capacitor, and further has an output node connected to an output node of the level shifter.

    摘要翻译： 电平移位器接收输入电压信号并产生输出电压信号。 电平移位器包括第一反相器，其被配置为在第一电压V1和第二电压V2之间的电位差下工作。 反相器的输出通过电容电容耦合到锁存电路的输入端。 电容器具有连接到第一反相器的输出端子的第一端子，并且还具有第二端子。 电平移位器具有连接到第三电压V3的电阻器和用于将输入端连接到锁存电路的电容器以达到期望的电压。 闩锁电路被配置为在第四电压V4和第五电压V5之间的电位差下工作。 锁存器具有连接到电阻器和电容器的输入节点，并且还具有连接到电平移位器的输出节点的输出节点。

    Buffer offset modulation
    7.
    发明授权
    Buffer offset modulation 有权
    缓冲偏移调制

    公开(公告)号：US08547259B1

    公开(公告)日：2013-10-01

    申请号：US13562509

    申请日：2012-07-31

    申请人： Jui-Cheng Huang ,  Mei-Chen Chuang ,  Ying-Chih Hsu ,  Chia Liang Tai

    发明人： Jui-Cheng Huang ,  Mei-Chen Chuang ,  Ying-Chih Hsu ,  Chia Liang Tai

    IPC分类号： H03M1/06

    CPC分类号： H03H17/0248 ,  H03M1/06 ,  H03M1/0607 ,  H03M1/1295 ,  H03M3/338 ,  H03M3/34

    摘要： One or more techniques for buffer offset modulation or buffer offset cancelling are provided herein. In an embodiment, an output for a sigma-delta analog digital converter (ADC) is provided using an output of a first chop-able buffer (FB) and an output of a second chop-able buffer (SB). For example, the output of the FB is associated with a first offset, the output of the SB is associated with a second offset, and the output of the ADC includes an ADC offset associated with the first offset and the second offset. In an embodiment, buffer offset modulation is provided by modulating the ADC offset using an offset rotation. In an example, the offset rotation is based at least in part on a reference clock and the output of the ADC. The buffer offset modulation mitigates the first offset or the second offset, where such offsets are generally undesired.

    摘要翻译： 本文提供了一种或多种用于缓冲器偏移调制或缓冲器偏移消除的技术。 在一个实施例中，使用第一斩波缓冲器（FB）的输出和第二可斩波缓冲器（SB）的输出来提供用于Σ-Δ模拟数字转换器（ADC）的输出。 例如，FB的输出与第一偏移相关联，SB的输出与第二偏移相关联，并且ADC的输出包括与第一偏移和第二偏移相关联的ADC偏移。 在一个实施例中，通过使用偏移旋转调制ADC偏移来提供缓冲器偏移调制。 在一个例子中，偏移旋转至少部分地基于参考时钟和ADC的输出。 缓冲器偏移调制减轻了第一偏移或第二偏移，其中这种偏移通常是不期望的。

    Finger-split and finger-shifted technique for high-precision current mirror
    8.
    发明授权
    Finger-split and finger-shifted technique for high-precision current mirror 有权
    手指分割和手指移位技术用于高精度电流镜

    公开(公告)号：US08232903B2

    公开(公告)日：2012-07-31

    申请号：US12771327

    申请日：2010-04-30

    申请人： Ying-Chih Hsu ,  Wen-Shen Chou

    发明人： Ying-Chih Hsu ,  Wen-Shen Chou

    IPC分类号： H03M1/66

    CPC分类号： H03M1/0648 ,  G06F17/5063 ,  H03M1/742

    摘要： A current cell array includes a number of current cell groups arranged such that they extend in a first direction. Each of the current cell groups is identified by a first identifier that increases in a direction of a gradient across the current cell array. A number of current cells are included in each of the current cell groups. Each of the current cells is identified by a respective second identifier that increases in the direction of the gradient across the current cell array. The current cells are positioned in the current cell groups based on the first and second identifiers.

    摘要翻译： 当前单元阵列包括多个当前单元组，其布置使得它们沿第一方向延伸。 当前单元组中的每一个由在当前单元阵列上的梯度方向上增加的第一标识符来标识。 在当前单元组的每一个中包括许多当前单元。 当前小区中的每一个由相应的第二标识符识别，该第二标识符沿着当前小区阵列的梯度方向增加。 基于第一和第二标识符将当前小区定位在当前小区组中。