公开(公告)号：US09548107B1

公开(公告)日：2017-01-17

申请号：US14963482

申请日：2015-12-09

申请人： Kabushiki Kaisha Toshiba

发明人： Naoko Kifune ,  Masanobu Shirakawa ,  Ryo Yamaki ,  Osamu Torii

IPC分类号： G11C16/26 ,  G11C16/04 ,  G11C16/08 ,  G11C11/56

CPC分类号： G11C11/5642 ,  G11C16/04 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/26 ,  G11C16/28 ,  G11C2211/5642 ,  G11C2211/5648

摘要： A semiconductor memory device includes a memory cell configured to hold 4-bit data according to a threshold. A first bit of the 4-bit data is established by reading operations using a first to a third read levels. A second bit different from the first bit is established by reading operations using a fourth to a seventh read levels. A third bit different from the first and second bits is established by reading operations using an eighth to an eleventh read levels. A fourth bit different from the first to third bits is established by reading operations using a twelfth to a fifteenth read levels.

摘要翻译： 半导体存储器件包括被配置为根据阈值保持4位数据的存储器单元。 通过使用第一至第三读取电平读取操作来建立4位数据的第一位。 通过使用第四到第七读取电平的读取操作来建立与第一位不同的第二位。 通过使用第八到第十一读取电平的读取操作来建立与第一和第二位不同的第三位。 通过使用第十二至第十五读取电平的读取操作来建立与第一至第三位不同的第四位。