公开(公告)号：US07333369B2

公开(公告)日：2008-02-19

申请号：US11671196

申请日：2007-02-05

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C11/34

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistors sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one page. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.

公开(公告)号：US06239495B1

公开(公告)日：2001-05-29

申请号：US09363031

申请日：1999-07-29

申请人： Koji Sakui ,  Junichi Miyamoto ,  Nobuo Hayasaka ,  Katsuya Okumura

发明人： Koji Sakui ,  Junichi Miyamoto ,  Nobuo Hayasaka ,  Katsuya Okumura

IPC分类号： H01L2348

CPC分类号： G11C5/06 ,  G11C5/04 ,  G11C8/12 ,  H01L23/481 ,  H01L25/0657 ,  H01L2224/05567 ,  H01L2224/05573 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/05599

摘要： A multichip semiconductor device comprises a plurality of semiconductor chips, each including elements integrated in a semiconductor substrate. The semiconductor chips have substantially the same structure. Each semiconductor chip includes a connecting plug inserted in a through hole made through the semiconductor substrate. The semiconductor chips are stacked in layers. The connecting plugs of the semiconductor chips are selectively connected through metal bumps. Allocation of addresses of the semiconductor chips is designated by a connecting pattern of the bumps.

摘要翻译： 多芯片半导体器件包括多个半导体芯片，每个半导体芯片包括集成在半导体衬底中的元件。 半导体芯片具有基本上相同的结构。 每个半导体芯片包括插入通过半导体衬底制成的通孔中的连接插头。 半导体芯片层叠。 通过金属凸块选择性地连接半导体芯片的连接插头。 半导体芯片的地址分配由凸块的连接图案表示。

公开(公告)号：US07463540B2

公开(公告)日：2008-12-09

申请号：US11671209

申请日：2007-02-05

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C7/02 ,  G11C11/34

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistors sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one page. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.

摘要翻译： 存储单元阵列具有由一个存储单元形成的单元和夹着该存储单元的两个选择晶体管。 一个块有一个控制栅极线。 连接到一个控制门线的存储单元形成一页。 具有锁存功能的读出放大器连接到位线。 在数据更改操作中，一页的存储单元的数据被读取到读出放大器。 在对读出放大器中的数据进行数据更新之后，执行页擦除，读出放大器中的数据被编程在一页的存储单元中。 在读出放大器中的数据的替换允许对字节数据或页数据进行数据改变操​​作。

公开(公告)号：US07173850B2

公开(公告)日：2007-02-06

申请号：US10929014

申请日：2004-08-30

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C11/34

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistors sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one page. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.

摘要翻译： 存储单元阵列具有由一个存储单元形成的单元和夹着该存储单元的两个选择晶体管。 一个块有一个控制栅极线。 连接到一个控制门线的存储单元形成一页。 具有锁存功能的读出放大器连接到位线。 在数据更改操作中，一页的存储单元的数据被读取到读出放大器。 在对读出放大器中的数据进行数据更新之后，执行页擦除，读出放大器中的数据被编程在一页的存储单元中。 在读出放大器中的数据的替换允许对字节数据或页数据进行数据改变操​​作。

公开(公告)号：US06370081B1

公开(公告)日：2002-04-09

申请号：US09779582

申请日：2001-02-09

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C800

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistors sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one page. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.

摘要翻译： 存储单元阵列具有由一个存储单元形成的单元和夹着该存储单元的两个选择晶体管。 一个块有一个控制栅极线。 连接到一个控制门线的存储单元形成一页。 具有锁存功能的读出放大器连接到位线。 在数据更改操作中，一页的存储单元的数据被读取到读出放大器。 在对读出放大器中的数据进行数据更新之后，执行页擦除，读出放大器中的数据被编程在一页的存储单元中。 在读出放大器中的数据的替换允许对字节数据或页数据进行数据改变操​​作。

公开(公告)号：US06307807B1

公开(公告)日：2001-10-23

申请号：US09393201

申请日：1999-09-09

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C800

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistors sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one page. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.

摘要翻译： 存储单元阵列具有由一个存储单元形成的单元和夹着该存储单元的两个选择晶体管。 一个块有一个控制栅极线。 连接到一个控制门线的存储单元形成一页。 具有锁存功能的读出放大器连接到位线。 在数据更改操作中，一页的存储单元的数据被读取到读出放大器。 在对读出放大器中的数据进行数据更新之后，执行页擦除，读出放大器中的数据被编程在一页的存储单元中。 在读出放大器中的数据的替换允许对字节数据或页数据进行数据改变操​​作。

公开(公告)号：US07301809B2

公开(公告)日：2007-11-27

申请号：US11671190

申请日：2007-02-05

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C11/34

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistor sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one gate. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.

摘要翻译： 存储单元阵列具有由一个存储单元形成的单元和夹着该存储单元的两个选择晶体管。 一个块有一个控制栅极线。 连接到一个控制栅极线的存储单元形成一个门。 具有锁存功能的读出放大器连接到位线。 在数据更改操作中，一页的存储单元的数据被读取到读出放大器。 在对读出放大器中的数据进行数据更新之后，执行页擦除，读出放大器中的数据被编程在一页的存储单元中。 在读出放大器中的数据的替换允许对字节数据或页数据进行数据改变操​​作。

公开(公告)号：US20070133283A1

公开(公告)日：2007-06-14

申请号：US11671196

申请日：2007-02-05

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistors sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one page. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.

公开(公告)号：US20070133282A1

公开(公告)日：2007-06-14

申请号：US11671190

申请日：2007-02-05

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C16/04

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistor sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one gate. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.

摘要翻译： 存储单元阵列具有由一个存储单元形成的单元和夹着该存储单元的两个选择晶体管。 一个块有一个控制栅极线。 连接到一个控制栅极线的存储单元形成一个门。 具有锁存功能的读出放大器连接到位线。 在数据更改操作中，一页的存储单元的数据被读取到读出放大器。 在对读出放大器中的数据进行数据更新之后，执行页擦除，读出放大器中的数据被编程在一页的存储单元中。 在读出放大器中的数据的替换允许对字节数据或页数据进行数据改变操​​作。

公开(公告)号：US06657892B2

公开(公告)日：2003-12-02

申请号：US10202886

申请日：2002-07-26

申请人： Koji Sakui ,  Junichi Miyamoto

发明人： Koji Sakui ,  Junichi Miyamoto

IPC分类号： G11C1604

CPC分类号： G11C16/10 ,  G11C16/0433

摘要： A memory cell array has a unit formed from one memory cell and two select transistors sandwiching the memory cell. One block has one control gate line. Memory cells connected to one control gate line form one page. A sense amplifier having a latch function is connected to a bit line. In a data change operation, data of memory cells of one page are read to the sense amplifiers. After data are superscribed on data in the sense amplifiers, and a page erase is performed, data in the sense amplifiers are programmed in the memory cells of one page. Superscription of data in the sense amplifiers allows a data change operation for byte data or page data.