公开(公告)号：US06541290B1

公开(公告)日：2003-04-01

申请号：US09710231

申请日：2000-11-10

申请人： Kwang-Kyu Bang ,  Sang-Gil Kim ,  Myoung-Sub Kim ,  Ho-Jeong Choi

发明人： Kwang-Kyu Bang ,  Sang-Gil Kim ,  Myoung-Sub Kim ,  Ho-Jeong Choi

IPC分类号： H01L2100

CPC分类号： H01L23/5258 ,  H01L2924/0002 ,  H01L2924/00

摘要： A fuse layout structure in a laser fuse box of a semiconductor integrated circuit and a method for fabricating the same. In one embodiment of the invention, the fuse layout structure in a laser fuse box of the semiconductor integrated circuit comprises a plurality of fuses with the central regions thereof extending parallel to each other within the fuse box, and the central regions of the fuses being covered with an insulative protection layer. Thus, the fuse layout structure of the present invention occupies a minimum area in the chip while minimizing influences of the heat generated by fusing neighboring fuses.

摘要翻译： 半导体集成电路的激光熔丝盒中的保险丝布置结构及其制造方法。 在本发明的一个实施例中，半导体集成电路的激光熔丝盒中的熔丝布置结构包括多个保险丝，其中心区域在保险丝盒内彼此平行延伸，并且保险丝的中心区域被覆盖 具有绝缘保护层。 因此，本发明的保险丝布置结构占用了芯片中的最小面积，同时最小化了通过熔化相邻熔丝产生的热的影响。

公开(公告)号：US06682959B2

公开(公告)日：2004-01-27

申请号：US10367556

申请日：2003-02-13

申请人： Kwang-Kyu Bang ,  Sang-Gil Kim ,  Myoung-Sub Kim ,  Ho-Jeong Choi

发明人： Kwang-Kyu Bang ,  Sang-Gil Kim ,  Myoung-Sub Kim ,  Ho-Jeong Choi

IPC分类号： H01L2100

CPC分类号： H01L23/5258 ,  H01L2924/0002 ,  H01L2924/00

摘要： The invention relates to a fuse layout structure in a laser fuse box of a semiconductor integrated circuit and a method for fabricating the same. In one example of the invention, the fuse layout structure in a laser fuse box of the semiconductor integrated circuit includes a plurality of fuses with the central regions thereof extending parallel to each other within the fuse box, and the central regions of the fuses being covered with an insulative protection layer. Thus, the fuse layout structure of the present invention occupies a minimum area in the chip while minimizing influences of the heat generated by fusing neighboring fuses.

摘要翻译： 本发明涉及半导体集成电路的激光熔丝盒中的保险丝布置结构及其制造方法。 在本发明的一个示例中，半导体集成电路的激光熔丝盒中的熔丝布置结构包括多个保险丝，其中心区域在保险丝盒内彼此平行延伸，并且保险丝的中心区域被覆盖 具有绝缘保护层。 因此，本发明的保险丝布置结构占用了芯片中的最小面积，同时最小化了通过熔化相邻熔丝产生的热的影响。

公开(公告)号：US20080164898A1

公开(公告)日：2008-07-10

申请号：US12005888

申请日：2007-12-28

申请人： Sung-Hoon Bae ,  Jung-Hyeon Kim ,  Young-Soo An ,  Ho-Jeong Choi ,  Myoung-Sub Kim

发明人： Sung-Hoon Bae ,  Jung-Hyeon Kim ,  Young-Soo An ,  Ho-Jeong Choi ,  Myoung-Sub Kim

IPC分类号： G01R31/02

CPC分类号： G01R1/07385 ,  G01R1/07342

摘要： There are provided a probe card for test of semiconductor chips and a method for testing semiconductor chips using the probe card. In implementing the probe card for electrically testing semiconductor chips, the probe blocks corresponding to multiple selected ones of the semiconductor chips on the wafer can be selected so that the selected semiconductor chips are EDS tested in a one-step process. As the selected semiconductor chips are EDS tested in a one-step process, equipment efficiency is improved, and statistical objectivity of data indicating characteristics of the wafer can be achieved.

摘要翻译： 提供了用于半导体芯片测试的探针卡和使用探针卡测试半导体芯片的方法。 在实现用于电测试半导体芯片的探针卡时，可以选择对应于晶片上的多个选定的半导体芯片的探针块，使得所选择的半导体芯片在一步法中进行EDS测试。 由于所选择的半导体芯片在一步法中进行了EDS测试，所以提高了设备​​效率，并且可以实现表示晶片特性的数据的统计客观性。

公开(公告)号：US20090153171A1

公开(公告)日：2009-06-18

申请号：US12314360

申请日：2008-12-09

申请人： Sang-Sik Lee ,  Yun-Ha Park ,  Sung-Min Sim ,  Myoung-Sub Kim

发明人： Sang-Sik Lee ,  Yun-Ha Park ,  Sung-Min Sim ,  Myoung-Sub Kim

IPC分类号： G01R31/28

CPC分类号： G01R31/2874

摘要： An apparatus for testing objects includes a test board having electrical connection areas to connect to the objects, a chamber fixture located on the test board to form test chambers that are configured to individually receive the objects, a thermoelectric element provided to each test chamber to adjust the temperature of the object, and a temperature controller for individually controlling operations of the thermoelectric elements.

摘要翻译： 一种用于测试物体的装置包括具有连接到物体的电气连接区域的测试板，位于测试板上的腔室夹具，以形成被配置为分别接收物体的测试室，设置到每个测试室的热电元件以调整 物体的温度和用于单独控制热电元件的操作的温度控制器。